LDO的layout有什么需要注意的

ljh065216

LDO的layout有什么需要注意的

luwang

个人的一点点经验，FINFET工艺
1.GATE端连接走线要稍宽些，启动瞬态电流的原因
2.保证每个管子走线和周围环境一致，double ring
3.满足电流密度的情况下尽可能的降低R，也有经验试的走线，按金属最大密度走线
4.如果有反馈电压信号，尽可能从用电模块接回，如果LDO给芯片外部供电，可以从PAD接回反馈信号，或者反馈信号留PAD从LDO供电模块接回
5.每排功率管都需要围ring，上下排器件间距可以适当大些，对散热好，也有更多的走线空间
......

이지은

重要节点走线的shelding及R/C,如vref，samplingVREF及输出，功率管注意EM，power的PSR，高频PSR注意cap到地的R/C以及输出到cap的R/C等等

Crazyfeng.

이지은 发表于 2024-2-5 16:36
重要节点走线的shelding及R/C,如vref，samplingVREF及输出，功率管注意EM，power的PSR，高频PSR注意cap到地 ...

请问下PSR是什么意思呢

이지은

Crazyfeng. 发表于 2024-2-5 17:33
请问下PSR是什么意思呢

电源抑制比，主要体现就是R/C的影响，使得ldo输出波形，会因为电源频率抬高而升高，电源噪声会影响到输出电压，低频容易处理，一般发生在中高频，对版图的要求及画法也相应提高

jjtian_Jasper

luwang 发表于 2024-2-5 16:10
个人的一点点经验，FINFET工艺
1.GATE端连接走线要稍宽些，启动瞬态电流的原因
2.保证每个管子走线和周围环 ...

这个可以的！

xdlaizq

主打就是你的主要电流顺不顺，电流镜匹配好不好，要求没啥特别的，毕竟频率也不高

ljh065216

luwang 发表于 2024-2-5 16:10
个人的一点点经验，FINFET工艺
1.GATE端连接走线要稍宽些，启动瞬态电流的原因
2.保证每个管子走线和周围环 ...

感谢

hyc1126423110

luwang 发表于 2024-2-5 16:10
个人的一点点经验，FINFET工艺
1.GATE端连接走线要稍宽些，启动瞬态电流的原因
2.保证每个管子走线和周围环 ...

太牛了

Crazyfeng.

이지은 发表于 2024-2-5 17:59
电源抑制比，主要体现就是R/C的影响，使得ldo输出波形，会因为电源频率抬高而升高，电源噪声会影响到输出 ...

谢谢解答