想讨论下PCIe传输的问题

yif1878

大家好，有个关于PCIe传输的问题想讨论一下：

    我使用altera的PCIe IP来向电脑传输图像数据，数据先是写入到ddr中缓存，然后读出一帧数据写入到fifo中，写满一帧后向软件发起一次中断，软件收到中断后通过配置pcie描述符和FPGA寄存器让pcie模块来执行DMA传输，传完一个描述符所描述的数据量，也就是一帧数据后，FPGA的pcie模块会自动发起另一个中断通知软件，表示这次传输完成了，软件便可以取上传后的数据。由于pcie的传输速度极快，X4理论上带宽可以到30个G左右，所以这次DMA传输完成后，下一帧数据还在准备中，等下一帧准备完成后，重复之前的操作，这样就能够实现连续不断一帧一帧地上传。
    但这个过程有个问题在于，尽管pcie的带宽很大，但是软件响应中断并不一定那么及时，假设fifo中的数据准备完成后，发起一个中断告诉软件应该取数据，但是软件迟迟不响应这个中断，导致fifo写满后，下一帧数据已经到来，只能丢弃下一帧数据，也就是说软件响应中断不及时导致了数据的丢失。对于这种情况大家有没有什么好的处理思路？

murphy522

建议你不要再用 ALTERA 的FPGA芯片, XILINX 提供了完整的 pcie 解决方案，示例代码可以无脑的应用。