在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1077|回复: 5

[求助] 180nm工艺softchk问题

[复制链接]
发表于 2024-1-27 10:12:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟再在画版图,图中有两个不同的地,两个地必须要分开。其中一个地是二极管的一端,另一个地连接几个nmos的body。在跑lvs的时候会报错说二极管那一端的地连接到了nmos body的地上。试过了用psub2去保护二极管的接地的那一端,并不行,二极管也添加了保护环。请问有前辈们遇到过类似的情况吗?是怎么解决的?感谢解答和讨论。



error messgae.PNG
发表于 2024-1-27 21:39:32 | 显示全部楼层
我是先把两个地接一起跑LVS,最后再断开分别拉出来就行
 楼主| 发表于 2024-1-28 06:39:38 | 显示全部楼层


SUHOZhang 发表于 2024-1-27 21:39
我是先把两个地接一起跑LVS,最后再断开分别拉出来就行


谢谢回复。我尝试把两个地接在一起做LVS,是可以通过的。这两个地在流片之后确实可以接在一起,但是其中的一个地其实是一个在仿真中一个激励信号的输入,如果两个地在一起接的时候就没有办法做后防。请问有没有什么方法在LVS的时候把两个地分隔开呢?
发表于 2024-1-29 09:46:10 | 显示全部楼层
我用的SUBD(smic180)的层次盖上ndio的p型区域,lvs是可以通过的欸。
发表于 2024-1-29 09:54:56 | 显示全部楼层
应该是PSUB2没有完全覆盖二极管吧, TSMC的工艺是要求完全覆盖器件, 包括一些类似HVDMY之类的dummy层次也要覆盖, 且相应的dummy层次不能和周围的其他dummy层有重合
 楼主| 发表于 2024-1-29 11:04:29 | 显示全部楼层


Kevin0147 发表于 2024-1-29 09:46
我用的SUBD(smic180)的层次盖上ndio的p型区域,lvs是可以通过的欸。


谢谢您! 问题已经解决了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-1 05:39 , Processed in 0.017726 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表