banba结构bandgap仿真器求助

baiyun226

使用的smic18bcd工艺


我思路是这样的，先固定ptat路（R3）的电流为1u，仿25C的电压和温漂，先根据ptat压差（Q1＆Q2）与1uA电流计算ptat路的电阻，再根据温漂为0确定cpat路的电阻（R1，R2），最后根据要求的vref计算R4.请问这个思路有问题吗？目前遇到的问题是：虽然结果是抛物线，但是温漂太大了，有十几mv（vref=600m）。，同时零温度系数的温度也不在设定的温度那边

                               
登录/注册后可看大图

其他设置：VDD=1V，M1栅压为480mv左右（依然在饱和区，之前Vg更低大致为350mv，我以为是vds没有远大于vdsat，沟道长度调制导致的，所以调高了vg，但是从结果来看没用）

tofu0525

之前有遇过电流太低整体表现不佳的情况，先尝试加大电流看看情况?

baiyun226

tofu0525 发表于 2024-1-24 10:04
之前有遇过电流太低整体表现不佳的情况，先尝试加大电流看看情况?

谢谢你，我试试看（目前是2u出头的电流）


补充内容 (2024-1-26 14:38):
试了一下，有好转但是不多，温漂减少到10mv以内力，但是里目标还是差很远

victor0o0

先看X/Y点的电压是否相等

baiyun226

victor0o0 发表于 2024-1-26 12:55
先看X/Y点的电压是否相等

谢谢您，看了一下VXY随T的曲线，在-40/125°C是1.5mv左右，这不带这个是不是太大了。

另外想问您一下：在设计运放的时候，指标好像都不大考虑他的温度特性，这个特性重要吗吗？
我仿真跑了一下发现运放的输出共模（在整个bg电路里面跑）温漂挺大的，有大几十mv。我正在考虑是不是这个的问题，如果是应该怎么解决呢？

tofu0525

运放使VX VY相等，在随T改变时VX VY改变自然运放输出也会变，可以检查一下运放在VX VY的输入下，是否有足够的增益以及输出摆伏。

运放也会受温度影响，但是它的作用是用来锁定的，只要温漂不要使的运放失去作用基本还行