高压电路中用的5V管子全要做隔离吗

摸鱼小能手

我的想法是预处理电压变成一个低压电源，这种情况下用标准5V管子没问题，不需要做隔离，但是如果是在每条支路上挡高压差，这种情况我觉得pmos需要做隔离，实际应该怎么考虑呢，5Vnmos和5Vpmos都直接默认做隔离了吗。

andy2000a

5v 管子不能耐压高压. 但 如果前面 ldmos 把高压挡下 . 那就低电压了 .

一般会ldmos 如nmos  , 但 source 端要 吃电流或挂电阻 去把电压挡下来 ,  那就低电压了 .

另外你说隔离iso mos ? 多数 BCD 会有 iso device 可用

摸鱼小能手

andy2000a 发表于 2024-1-23 08:43
5v 管子不能耐压高压. 但 如果前面 ldmos 把高压挡下 . 那就低电压了 . 一般会ldmos 如nmos  , 但 source  ...

感谢回复，所以意思是假如一条支路是VDD-pmos5-ldmos-nmos-GND，ldmos挡高压差，使得接近VDD的pmos5电压差在正常工作范围内，但是pmos5的bulk电位肯定也是一个高压电位，psub默认是大衬底接地，使得bulk-psub肯定会有个高电压差，虽然仿真没报错，这种情况应该是有问题的，实际上可能要单独做隔离岛，把pmos做在隔离岛内，让iso-psub去吃这个高压差，至于支路的nmos5既没有高压差也没有高压电位，就可以不作考虑了

andy2000a

摸鱼小能手 发表于 2024-1-23 14:23
感谢回复，所以意思是假如一条支路是VDD-pmos5-ldmos-nmos-GND，ldmos挡高压差，使得接近VDD的pmos5电压差 ...

你搞错了吧..

如果你5v pmos 工作高电压区,那就需稳压电路 设计  20v-5v=15v

clamp circuit =15v .   

至于clamp circuit  做zener diode + ldmos , 或是 内部做 capless ldo  全都可以 .   就是, 5v iso pmos , iso nmos 工作在 15 ~ 20v 间.

一般设计vdd=20v , 会做 15~ 20v .  另一个  5v 分 2区 ,  15~20v 间 就只有 5v

其实类似设计UHV超高压power ic  500~600v , 那boostrap 就是如此, 这中电压电路20浮动, 20v , 当BLDC hi-side on , 电压到 520v ,  中压mv还是工作20v

  

Psub 如果是负电压 就更麻烦了

knowworlds

andy2000a 发表于 2024-1-24 09:00
你搞错了吧..如果你5v pmos 工作高电压区,那就需稳压电路 设计  20v-5v=15v
clamp circuit =15v .   
至 ...

诚心请教下。我们有IO DEVICE和CORE DEVICE，现在我们有一个设计，IO PMOS作为Switch POWER MOS接在AVDDH上，然后CORE管的PMOS Source和Bulk都接在IO PMOS的Drain端。想请问的是，如果这时候IO PMOS关死，CORE PMOS是否可以保护住。如果IO PMOS打开，CORE PMOS的BULK实际电位是AVDDH，这时候是不是要注意用zenor diode ESD保护。

andy2000a

AVDDH -> IO PMOS -> lv mos

1.     IO PMOS关死 , OPEN 下 core MOS 没电

2.     IO PMOS打开，CORE PMOS的BULK实际电位是AVDDH, LV MOS 会挂掉的.. zener 又不能吃大电流阿..Zener clamp 都只ua 能力欧

你应该内部做capless LDO 给 core ,  

eetop 上 有人 提过 低压管 串接..这 个人不推荐 .  

基本上 低压管 5v 串接 5v  理论上 可撑10v.  但 万一其一 MOS 有 leaking 不同, 会有一个 先分到更大电压, 然后烧掉的 .

IC 设计 process 上 本就分 HV MV LV …

knowworlds

andy2000a 发表于 2024-1-24 12:47
AVDDH -> IO PMOS -> lv mos 1.     IO PMOS关死 , OPEN 下 core MOS 没电 2.     IO PMOS打开，CORE PMOS ...

我们不是LDO那种用法。就是单纯的超压使用，IO PMOS只是单纯作为开关，基本没有任何IR DROP，作为Pass transistor使用。正常工作时，虽然Core PMOS Bulk电位确实是AVDDH，但是其Vds,Vgs,Vgb等等都不会超压。而且Core管短时间可以抗住AVDDH的电压。主要是看上面提到，这时候PMOS bulk电位是AVDDH对psub地，不知道是不是算超压。以前做超压设计的时候，也只考虑过管子本身的超压保护。没想过Bulk到psub的事。

andy2000a

knowworlds 发表于 2024-1-24 13:46
我们不是LDO那种用法。就是单纯的超压使用，IO PMOS只是单纯作为开关，基本没有任何IR DROP，作为Pass tr ...

   

Core MOS 耐压是多高 ? AVDDH 又是多高?

超压使用是超过多少电压?   

Bulk – source 间耐压有限 .有些高压MOS  非对称高压MOS  其 source-bulk 也 低压  , 至于bulk – PSUB , 你pusb 不是0v吗?

Ethancf

摸鱼小能手 发表于 2024-1-23 14:23
感谢回复，所以意思是假如一条支路是VDD-pmos5-ldmos-nmos-GND，ldmos挡高压差，使得接近VDD的pmos5电压差 ...

低压pmos整体工作在高压域需要用isoring来隔离bulk和psub，用NBL或者HVNW扛这个高压，另一种做法是高压域的低压器件和低压域的低压器件分两个die，接不同的衬底电位

摸鱼小能手

Ethancf 发表于 2024-1-24 21:31
低压pmos整体工作在高压域需要用isoring来隔离bulk和psub，用NBL或者HVNW扛这个高压，另一种做法是高压域 ...

感谢，我也觉得用在高压域的5V管子要做隔离，第二种做法感觉是完全分立的东西了，可能要合封芯片，一个芯片多个die，只不过已经用了高压域的低压器件，不知道为什么非得和低压域的低压器件分开，感觉已经分别用的不同的衬底了，不需要分开了