高压电路中用的5V管子全要做隔离吗

Ethancf

   

摸鱼小能手 发表于 2024-1-25 17:05
感谢，我也觉得用在高压域的5V管子要做隔离，第二种做法感觉是完全分立的东西了，可能要合封芯片，一个芯 ...

啊我的意思是如果做不了隔离的话就只能不同电压域的低压器件分两个die做，据我了解电源领域一些上百伏的场景下没有办法做隔离，所以存在这样的做法。一般我自己用的BCD工艺几十伏的电压下就是直接加isoring，用一个NBL隔开psub，NBL内部再做DPW，实现一个与外部完全隔开的衬底电位

knowworlds

   

andy2000a 发表于 2024-1-24 15:57
Core MOS 耐压是多高 ? AVDDH 又是多高? 超压使用是超过多少电压?   
Bulk – source 间耐压有限 .有 ...

sorry 最近太忙没来得及上论坛。Core是0.9V IO是1.2V，Core的GATE超压到1.2V没问题。不确定Core PMOS bulk的NWELL 如果在1.2V，和PSUB 0V会不会有问题。感觉应该还好。哎，超压使用感觉就总觉得不放心，而且可能存在一些电源互窜的现象。

andy2000a

   

knowworlds 发表于 2024-1-30 15:52
sorry 最近太忙没来得及上论坛。Core是0.9V IO是1.2V，Core的GATE超压到1.2V没问题。不确定Core PMOS bul ...

  Core的GATE超压到1.2V没问题

->

0.9V core 一般 *1.1 , 你 gate 可到 1.2v?? 你确定没事

  FOUNDARY 保证没事?

  

knowworlds

   

andy2000a 发表于 2024-1-31 15:22
Core的GATE超压到1.2V没问题

-> 0.9V core 一般 *1.1 , 你 gate 可到 1.2v?? 你确定没事  FOUNDARY  ...

正常用的时候肯定没直接这么超，就是短时间超一下还好。正常工作保证都不超压。

c535662957

学习

airfries

   

andy2000a 发表于 2024-1-24 09:00
你搞错了吧..如果你5v pmos 工作高电压区,那就需稳压电路 设计  20v-5v=15v
clamp circuit =15v .   
至 ...

大佬想问一下，如果是做capless的LDO降压去给底下的电源模块当VDD使用的话，那LDO本身也需要vref和电流偏执，但这时候没有带隙和电流偏置可以用，这种情况要怎么解决

andy2000a

   

airfries 发表于 2025-8-1 19:49
大佬想问一下，如果是做capless的LDO降压去给底下的电源模块当VDD使用的话，那LDO本身也需要vref和电流偏 ...

如果是做capless的LDO降压去给底下的电源模块当VDD使用的话，那LDO本身也需要vref和电流偏执，但这时候没有带隙和电流偏置可以用，这种情况要怎么解决
=>

一般会先pre_regulator ..先zener 或 diode 产生 简单电压 .  bandgap能动

先产生 3~5v , 给 bandgap 阿

优:  pre_regulator 电压 稳 ,

否则高压5~ 20v 那hv bandgap design 麻烦得

思路1 : 直接座高压  , 如有 hv mos 直接做

思路2: 用pre_regulator

思路3: 切换  . 某电压下  低压. 高压切另

思路4:  内 用 diode 做 简单 ldo 做出内简单5v  再给 其他  低压5v design