求大佬帮忙看下PFD仿真的问题

大坚果不怕疼 · 发表于 2024-1-20 09:58:23

您需要登录才可以下载或查看，没有账号？注册

x

小弟是一个PLL的初学者，想做个最简单的PLL flow有个概况的认识再逐步细化学习。PLL的架构是简单的基于DFF的PFD。D触发器输出一直为0，reset信号也不太正常。（吐槽，论坛发帖太费劲。。。）

1. D触发器是用的论坛的VerilogA实现；

2. 反相器和与门电路也是用cmos搭建的简单电路；

3. 单个模块仿真功能都是正常的，

4. 搭建成PFD之后输出up和down都是低电平

大坚果不怕疼 · 发表于 2024-1-20 10:00:21

本帖最后由大坚果不怕疼于 2024-1-20 10:01 编辑

大坚果不怕疼 · 发表于 2024-1-22 09:19:29

:'(好无助。。。

[求助] 求大佬帮忙看下PFD仿真的问题