单位增益缓冲器的校准问题

xduic

如题，我利用5T-OTA反接设计了一款单位增益缓冲器，由于速度和功耗要求较高，使得晶体管的尺寸都比较小，结果就是传输特性曲线比较差。（只应用于大信号，不考虑交流成分）但是项目对于精度也有要求，所以想问一下单位增益缓冲器有没有什么校准方法呢，比如接一个片外电压去调节输出，使其产生一个固定的偏移量？因为现在从曲线来看，增益和偏移都不是很理想（尤其在低压范围）。

                               
登录/注册后可看大图

                               
登录/注册后可看大图

xduic

另外想问一下，analoglib或者ahdllib中有没有理想buffer的symbol呢？

spartan313

   

xduic 发表于 2024-1-16 09:43
另外想问一下，analoglib或者ahdllib中有没有理想buffer的symbol呢？

buffer 不就是vcvs 或者用ahdlib的ideal opamp

spartan313

速度要求高 考虑一下nmos吧 你这个尺寸不大 跑一个MC 看看 ，offset 是多少

xduic

   

spartan313 发表于 2024-1-16 10:10
速度要求高 考虑一下nmos吧 你这个尺寸不大 跑一个MC 看看 ，offset 是多少

好的 谢谢 之所以选择pmos 是因为输入数据分布来看都是小值 用nmos的话误差会更大一点。另外buffer的输出不是和输入短接吗 这种情况下还有失调的概念吗

xduic

   

spartan313 发表于 2024-1-16 10:08
buffer 不就是vcvs 或者用ahdlib的ideal opamp

不好意思 我想问的是带时钟的动态buffer

spartan313

   

xduic 发表于 2024-1-16 10:33
好的 谢谢 之所以选择pmos 是因为输入数据分布来看都是小值 用nmos的话误差会更大一点。另外buffer的输出 ...

只要DC gain 不是无穷大，总是有系统误差，MC 跑的是random+ process 误差

spartan313

   

xduic 发表于 2024-1-16 10:36
不好意思 我想问的是带时钟的动态buffer

这个容易实现，改改veriloga ，加一个时钟pin, 把你要的功能加进去就行

xduic

   

spartan313 发表于 2024-1-16 16:07
只要DC gain 不是无穷大，总是有系统误差，MC 跑的是random+ process 误差

好的 谢谢 您说的失调指的是传输曲线理论值和实际值的差，也就是输出和输入的差，对吧