带隙基准中的折叠共源共栅设计

小福图 · 发表于 2024-1-6 17:16:21

设计了一个带隙基准，但是MC仿真中PSR最差结果约为-50dB,想把最差结果降到-60dB以下，指的是低频下的PSR，按道理与增益有关，但环路增益已经调到60dB~80/90dB左右，且PSR最差的结果环路增益都是七八十多dB,故而排除增益的问题，且整个电路的L也不算很小，问了别人说偏置电路有问题，于是把偏置电路换成自偏置cascode电流镜那种，不知道为啥，PSR并没有变好，且最坏PSR情况下，也都确保每个管子都处在饱和状态下了，实在不理解了，求助各位大佬们

小福图 · 发表于 2024-1-6 17:24:16

这是之前的偏置电路，更换成上图的自偏置cascode电流镜型的偏置电路后，不知道为什么最差的PSR基本上没变，不能理解，按道理cascode电流镜不应该电源抑制能力要强一些吗？

Shiroihane · 发表于 2024-1-8 11:25:51

跟偏置电路有屁关系，你带隙输出PSR不好应该把输出级换成共源共栅结构

小福图 · 发表于 2024-1-8 14:21:09

Shiroihane 发表于 2024-1-8 11:25
跟偏置电路有屁关系，你带隙输出PSR不好应该把输出级换成共源共栅结构

其实我也觉得没什么关系，因为我把偏置电路中复制电流的管子换成了理想的电流源，但PSR还是没啥变化；另外你说的也是一种提高PSR的方法，但我不适用，因为电路电源电压有要求，VDD得在1.62~1.98v,1.62v的时候输出1.2v左右，相当于0.42v得满足两个管子的vds,而且还是在工艺角和温度的变化下，有点吃紧

zang0088 · 发表于 2024-1-8 15:14:58

补偿方法可以换一下，运放输出到电源补偿，就是比较耗费面积

小福图 · 发表于 2024-1-9 09:47:50

zang0088 发表于 2024-1-8 15:14
补偿方法可以换一下，运放输出到电源补偿，就是比较耗费面积

我之前有试过，但是更换后感觉对PSR改善不大，而且还会影响我PM的指标

Shiroihane · 发表于 2024-1-9 11:46:43

小福图发表于 2024-1-8 14:21
其实我也觉得没什么关系，因为我把偏置电路中复制电流的管子换成了理想的电流源，但PSR还是没啥变化；另 ...

那只能拉增益了，把运放换成理想的试试放大增益

小福图 · 发表于 2024-1-9 14:14:55

Shiroihane 发表于 2024-1-9 11:46
那只能拉增益了，把运放换成理想的试试放大增益

理想运放增大增益的话PSR是能变好的，但我PSR差的几个情况下增益都有八十dB左右，所以我觉得不是增益的问题，但如果靠增大增益把这个PSR改好，那我又要再后面再加一级共源放大？或者换成两级运放，可是那样的话PM又不好调，还得重新想办法补偿

[求助] 带隙基准中的折叠共源共栅设计

站长推荐 /2