在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1101|回复: 8

请问做神经网络存算工作的仿真一般在什么软件上进行

[复制链接]
发表于 2023-12-21 22:11:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
  CIM单元和阵列的设计可以用candence或者Synopsys系列的仿真软件去设计,如果想用自己设计的这个阵列去跑一个神经网络的卷积计算,这个过程还是在这些仿真软件内进行吗?因为神经网络的输入和权重都不少,目前自己想到的是把数据处理后,用vwplf去输出到阵列中,但没有在论文中看到过相关的细节,不太确定。
  研一刚接触这个方向,求大佬指点
发表于 2024-2-1 11:31:20 | 显示全部楼层
XA Finesim
发表于 2024-2-19 23:48:34 | 显示全部楼层
同问,我和楼主一样也有这个疑惑,好奇那些流存算片子的组是怎么验证存算芯片功能的。
我好奇Cadence AMS数模混仿是否可以实现?
发表于 2024-2-23 10:39:20 | 显示全部楼层
我所看到的论文中会采用MNSIM、NeuroSim等仿真器运行神经网络模型得到速度、面积和功耗等信息
发表于 2024-2-26 14:36:39 | 显示全部楼层


wpyoung 发表于 2024-2-23 10:39
我所看到的论文中会采用MNSIM、NeuroSim等仿真器运行神经网络模型得到速度、面积和功耗等信息
...


确实如此,但是这些毕竟都是学术上用的,况且没法验证存算芯片的功能啊,流片前肯定要验证芯片功能
发表于 2024-2-26 22:31:04 | 显示全部楼层
基本单元对了可能连起来问题没那么大?
发表于 2024-2-27 15:14:37 | 显示全部楼层


love_ee 发表于 2024-2-26 14:36
确实如此,但是这些毕竟都是学术上用的,况且没法验证存算芯片的功能啊,流片前肯定要验证芯片功能
...


可能验证几个典型的就可以了 测试的时候在全部验证
发表于 2024-3-14 17:54:01 | 显示全部楼层
同问,对于CIM IP要如何去执行K库,之前采用Liberate_AMS尝试没法走通流程
发表于 2024-6-11 16:25:13 | 显示全部楼层
如果是基于virtuoso去抽取网表的话,像2楼所说,用XA/finesim/nanospice等fastspice 工具去仿真,但是对于array阵列而言,一般的model card不会提供array 阵列的仿真模型,所以可以采用verilogA进行array阵列的模型搭建,来模拟对应的电流电压电阻等等的函数关系!对于神经网络模型得到速度、面积和功耗等信息如4楼所说,这个我不擅长了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-21 16:33 , Processed in 0.104592 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表