在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5955|回复: 46

[资料] PLL相位噪声仿真(ee536)+MATLAB拟合(最全代码)

[复制链接]
发表于 2023-12-17 15:21:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
ee536讲解PLL的相位噪声如何仿真:

对于2类PLL,通常将PLL分成PFD+CP, LPF, VCO 和 DIV 四个模块进行相噪仿真。

将四个模块的相噪仿真出来后,从Virtuoso导出他们各自的.CSV文件,最终通过MATLAB进行拟合。

PhaseNoise.pdf

73.45 KB, 下载次数: 843 , 下载积分: 资产 -2 信元, 下载支出 2 信元

ee536

Pnoise_PLL.txt

3.19 KB, 下载次数: 632 , 下载积分: 资产 -2 信元, 下载支出 2 信元

售价: 3 信元资产  [记录]

matlab拟合代码

发表于 2023-12-17 17:06:28 | 显示全部楼层
楼主,用Verilog-A能拟合吗?
 楼主| 发表于 2023-12-17 19:40:32 | 显示全部楼层


wrss20080407 发表于 2023-12-17 17:06
楼主,用Verilog-A能拟合吗?


一般做法都是用matlab进行拟合,V-A我没试过,感觉是不行,V-A一般是硬件描述语言,对于一些算法应该是行不通的
发表于 2023-12-17 21:30:11 | 显示全部楼层


小泉来袭IC 发表于 2023-12-17 19:40
一般做法都是用matlab进行拟合,V-A我没试过,感觉是不行,V-A一般是硬件描述语言,对于一些算法应该是行 ...


verilog是硬件描述语言,verilog-A是模拟电路用到的,主要用于验证,不可综合,不可硬件实现。
发表于 2023-12-17 22:51:14 | 显示全部楼层

谢谢分享!
发表于 2023-12-18 04:12:26 | 显示全部楼层
Thanks!!!
发表于 2023-12-18 07:53:38 | 显示全部楼层
楼主辛苦了
发表于 2023-12-18 11:50:23 | 显示全部楼层
Thanks for sharing!
发表于 2023-12-18 21:14:28 | 显示全部楼层


wrss20080407 发表于 2023-12-17 17:06
楼主,用Verilog-A能拟合吗?


也行
发表于 2023-12-19 22:15:22 | 显示全部楼层
感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:32 , Processed in 0.028372 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表