在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 871|回复: 5

[求助] 关于bmslib里面Diffopamp模块的verilogA代码

[复制链接]
发表于 2023-12-4 17:01:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


请问框选部分的6db极点频率是怎么回事呀,设置的时候应该怎么去考虑,怎么和GBW建立联系哇,有大佬知道吗

微信图片_20231204170042.png
 楼主| 发表于 2023-12-4 22:57:10 | 显示全部楼层
顶一下
发表于 2024-1-25 15:15:07 | 显示全部楼层
你好,请问解决了吗?
 楼主| 发表于 2024-1-26 15:04:14 | 显示全部楼层


jxp2021 发表于 2024-1-25 15:15
你好,请问解决了吗?


没有,我用额时候就是自己一点一调整频率大小,找到一个合适的值
发表于 2024-1-26 15:11:45 | 显示全部楼层


xiuxiu_vvv 发表于 2024-1-26 15:04
没有,我用额时候就是自己一点一调整频率大小,找到一个合适的值


这个应该就是开环的-3dB带宽
发表于 2024-2-16 07:03:27 | 显示全部楼层
这个模型里面的'vcmref' 看上去是控制共模电压的, 但代码里根本没写, 谁知道怎么回事?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:36 , Processed in 0.029012 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表