求问采样保持电路中遇到的问题？

一个模集小白

请问这种采样保持电路，Vsamn为什么会出现图片中这种情况？？应该修改哪里呢？？

castrader

sry刚才回复有误，这个电路波形有问题吗？开关关掉之后 电容没啥驱动了，dc的变化要看后级的影响或者是仿真器的情况。

gtfei

波形看起来挺正常的，倒是你的testbench挺奇怪，如果是采样保持电路你的输入变化频率已经高于采样保持时钟频率了。
另外就是，你的输入幅度挺大的，采样保持只用了一个nmos，控制栅极电压最高才880mv，输入幅值的高电平传不过去的。

一个模集小白

   

castrader 发表于 2023-11-24 11:22
sry刚才回复有误，这个电路波形有问题吗？开关关掉之后 电容没啥驱动了，dc的变化要看后级的影响或者是仿真 ...

目前有个问题是，当前的所给的根据所给的输入信号，应该得到的结果是过零点采样的结果，但是仿真结果显示并没有在过零点处采样，应该是由于电路的延迟造成的，这应该如何让修改电路使其能够达到过零点采样的效果。

一个模集小白

   

一个模集小白 发表于 2023-11-24 15:45
目前有个问题是，当前的所给的根据所给的输入信号，应该得到的结果是过零点采样的结果，但是仿真结果显示 ...

仿真结果是这个。