[求助] 请问大佬们，如果设计一个1.6GHz的全数字锁相环，设计流程是如何呢？fpga和asic结和吗

发表于 2023-11-12 15:38:13 | 显示全部楼层 |阅读模式

您需要登录才可以下载或查看，没有账号？注册

请问大佬们，如果是1.6GHz的全数字锁相环用asic方式是不是需要用candence呢？现在是差不多有DCO、鉴相器、基于mash111的小数分频器的verilog代码，不太清楚下一步需要做什么，这个在网上没有找到什么模型，初学还不太会，谢谢大家啦

高级模式

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

GMT+8, 2024-5-9 12:51 , Processed in 0.020172 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

站长推荐 /2