在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 806|回复: 6

[求助] dc无法识别set_retention -save_signal {a posedge}如何解决

[复制链接]
发表于 2023-10-31 17:11:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 SGengiant 于 2023-10-31 17:39 编辑

我的upf约束为:



set_retention rr_cell \
-domain pd_gala \
-retention_power_net VDD1 \
-retention_ground_net VSS \
-elements u_gala/U_Saturn/cnt_rr \
-save_signal {rr_save_restore posedge} \
-restore_signal {rr_save_restore negedge}


save和restore用同一个信号是为了和库原件相匹配,通过vclp检查
(这个可以看我上一个帖子:【新提醒】VCLP报错RET_MAP_MISMATCH - 后端讨论区 - EETOP 创芯网论坛 (原名:电子顶级开发网) -),
但是这里又不能用high和low区分,否则要retention的寄存器不是在save就是在restore,rtl内部逻辑无法再更新该寄存器,因此选择了posedge和negedge来做区分;

但是dc貌似不认识这个命令,报的错误是:
Error: Only senses"high" and "low" are supported for option '-save_signal'.(UPF-426)


现在要如何写retention约束才能同时通过vclp和dc呢(只能用一个信号控制retention)
发表于 2023-10-31 17:25:57 | 显示全部楼层
提示里面写了,只能写high和low,不能写posedge和negedge
 楼主| 发表于 2023-10-31 17:37:32 | 显示全部楼层


songzijian87 发表于 2023-10-31 17:25
提示里面写了,只能写high和low,不能写posedge和negedge


对,但是我如果用一个信号控制,那么不是high就是low,那我内部根本么办法控制整个寄存器,但是如果不是一个信号控制,那vclp检查又通过不了....就很是难受
发表于 2023-10-31 19:01:00 | 显示全部楼层
本帖最后由 songzijian87 于 2023-10-31 19:02 编辑

你可以用set_retenion_control_pins -is_save_restore_pin试一下
发表于 2023-11-1 08:38:49 来自手机 | 显示全部楼层
提示一下,Save時內部邏輯可更新該寄存器
 楼主| 发表于 2023-11-1 09:14:26 | 显示全部楼层


jasper0608 发表于 2023-11-1 08:38
提示一下,Save時內部邏輯可更新該寄存器


好的,多谢提醒
 楼主| 发表于 2023-11-1 09:15:49 | 显示全部楼层


songzijian87 发表于 2023-10-31 19:01
你可以用set_retenion_control_pins -is_save_restore_pin试一下


ok,我试一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-19 09:04 , Processed in 0.020103 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表