在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1255|回复: 9

[求助] 带隙基准温漂问题

[复制链接]
发表于 2023-10-26 14:07:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 EHZ 于 2023-10-26 14:08 编辑

电流模带隙基准,最上面1.21左右是ss,中间是tt,最下面是ff。
ff在高温时,会像上飘,但时如果把负温度加大,ss和tt又不符合条件了。
感觉和mos管有关。但是Vref的公式里也不和mos相关。
也单独仿了bjt,没有这种偏差
请问这种要怎么办?

屏幕截图 2023-10-26 140328.png
发表于 2023-10-26 15:22:11 | 显示全部楼层
本帖最后由 狒狒的柯基 于 2023-10-26 15:57 编辑

带隙基准消除工艺角偏差一般需要trim
发表于 2023-10-26 15:47:46 | 显示全部楼层
ff漏电比较严重造成的
发表于 2023-10-26 15:54:43 | 显示全部楼层
上翘应该是高温MOS漏电导致的
 楼主| 发表于 2023-10-30 09:16:45 | 显示全部楼层


狒狒的柯基 发表于 2023-10-26 15:22
带隙基准消除工艺角偏差一般需要trim


我加了trim之后也只能改变电压的精度,对温漂的影响不大
 楼主| 发表于 2023-10-30 09:18:11 | 显示全部楼层


Tombuli 发表于 2023-10-26 15:47
ff漏电比较严重造成的


请问这个怎么解决呢?
 楼主| 发表于 2023-10-30 09:19:57 | 显示全部楼层


yjj_123 发表于 2023-10-26 15:54
上翘应该是高温MOS漏电导致的


确实,我换了bjt以及电阻,影响都不大。

那请问这个怎么解决呢?
发表于 2023-10-30 09:44:04 | 显示全部楼层


EHZ 发表于 2023-10-30 09:19
确实,我换了bjt以及电阻,影响都不大。

那请问这个怎么解决呢?


如果是PMOS,把body和source接在一起,NMOS要看是不是有单独的井,有的话也可以这么接,这样可以缓解漏电的影响。
 楼主| 发表于 2023-10-30 11:27:40 | 显示全部楼层


yjj_123 发表于 2023-10-30 09:44
如果是PMOS,把body和source接在一起,NMOS要看是不是有单独的井,有的话也可以这么接,这样可以缓解漏电 ...


如果我的BG核心,没用pmos的cascode,只用一个pmos本身就是B和S连VDD的,这种情况还有什么解决办法吗?
发表于 2023-10-30 14:32:15 | 显示全部楼层


EHZ 发表于 2023-10-30 11:27
如果我的BG核心,没用pmos的cascode,只用一个pmos本身就是B和S连VDD的,这种情况还有什么解决办法吗? ...


增大Length
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 09:22 , Processed in 0.022415 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表