在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 37485|回复: 986

[资料] 关于CMOS二级密勒补偿运放芯片设计的CADENCE官方手册

[复制链接]
发表于 2023-10-24 21:06:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好!

我最近得到了一份非常有价值的资源,是一个关于CMOS二级密勒补偿运放芯片设计的CADENCE官方手册,范例和PDK包。(Basics of Analog Flow: A DesignOriented Approach Rapid Adoption Kit (RAK))这份资源包含了详细而全面的指导手册,以及范例和PDK(Process Design Kit),可以帮助我们更好地学习和设计CMOS二级运放芯片。

我想与大家分享这个资源,并开启一个讨论和交流的帖子,让大家可以集思广益,互相探讨、交流经验,解决彼此在设计过程中的困惑。

如果你对CMOS二级运放芯片设计感兴趣,或者在这方面有任何的经验和问题,欢迎加入讨论!在这个帖子下面,请分享你的想法、疑问、经验,或者提出你在设计中遇到的挑战。

为了方便大家获得这份资源,我已经将官方手册、范例和PDK包进行了打包,你可以通过以下链接进行下载:


游客 ,如果您要查看本帖隐藏内容请回复


请注意,这个资源仅供学习和交流使用,请不要用于商业目的。同时,如果你对这些资源有任何版权上的疑问,请及时与我联系。

让我们一起通过共同努力,完善和补充这个手册,为CMOS二级运放芯片设计提供更好的资料和指导。

期待大家的积极参与和分享!谢谢!

 楼主| 发表于 2023-10-24 21:14:09 | 显示全部楼层
我先来,兄弟们,action96,我前ciwh面都是好好操作的,为什么到这步没有红框里的内容呢?求助,有没有和我一样情况的

                               
登录/注册后可看大图
发表于 2023-10-24 21:30:53 | 显示全部楼层
kankanaknakn
发表于 2023-10-24 21:37:48 | 显示全部楼层
thanks for sharing
发表于 2023-10-24 21:40:52 | 显示全部楼层
kankan
发表于 2023-10-24 21:54:40 | 显示全部楼层
看看

发表于 2023-10-24 21:59:58 | 显示全部楼层
谢谢分享谢谢分享
发表于 2023-10-24 22:00:46 | 显示全部楼层
kankan
发表于 2023-10-24 22:21:46 | 显示全部楼层
谢谢
发表于 2023-10-24 22:33:30 | 显示全部楼层
Тhanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:01 , Processed in 0.032866 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表