ATPG S1 ERROR

dilyyao · 发表于 2023-10-19 15:22:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

菜鸟求助：在DFT中提取ICC的网表的SCAN CHAIN后产生spf文件，在TMAX中运行DRC有S1-1 ERROR：

Error：chain chain1 blocked at MUX gate U67 (8855) after tracing 0 cells. (S1-1)
打开gui,查看电路，发现MUX的S端接到前级的与门，与门的输入时test_se和一些逻辑的输出相与，导致MUX不可控：

而在DFT中这个MUX的S端接test_se.
为何会出现TMAX的电路跟我的网表不一致的情况导致error出现？请高手指点！
多谢！

dilyyao · 发表于 2023-10-20 10:25:37

没人回复啊，

还得自己顶顶，附件为TMAX的schematic:

dilyyao · 发表于 2023-10-20 10:27:29

以下是DC的schematic:

dilyyao · 发表于 2023-10-20 10:29:24

下面是我的DFT的脚本：

dilyyao · 发表于 2023-10-23 13:54:29

请大侠们指导一下，是哪个环节出问题了，才导致TMAX的电路跟我的网表不一致的情况导致error出现？

hamandu · 发表于 2023-10-23 14:17:00

首先明确几个问题：
1. 网表是你从RTL开始综合得到的？还是反向提取别人的网表？看样子是自己综合的
2. 使用了internal_pin flow，而且没有定义scan_en -spec，这个就有风险，需要在设计上保证进入scanmode后，scan_en信号能正常工作
3. scanmux的S端除了test_se外，把其他的逻辑追一下，看看是受哪里控制

dilyyao · 发表于 2023-10-23 18:46:02

下面图片是我做DC综合时生成scan chain的配置：

dilyyao · 发表于 2023-10-23 18:49:22

首先明确几个问题：
1. 网表是你从RTL开始综合得到的？还是反向提取别人的网表？看样子是自己综合的
网表是我通过RTL综合后,经过ICC 后得到的网表，再通过DFT抽取 scan chain
2. 使用了internal_pin flow，而且没有定义scan_en -spec，这个就有风险，需要在设计上保证进入scanmode后，scan_en信号能正常工作
由于RTL设计的时候scan_en是有内部逻辑产生，在综合的时候是用的 scan_en -spec; 只是在用DC提取scan chain时才定义scan_en -existing_dft.
3. scanmux的S端除了test_se外，把其他的逻辑追一下，看看是受哪里控制
S端除了test_se外，还由一个shift寄存器的输出端控制.

dilyyao · 发表于 2023-10-24 09:31:12

再次确认，MUX的S端除了受test_se控制外，还受一个跟scan 无关的信号控制，导致MUX不可控

dilyyao · 发表于 2023-10-24 17:29:05

本帖最后由 dilyyao 于 2023-10-24 17:30 编辑

我重新做了综合，修改了部分配置，目前能在DC中复现ATPG的ERROR  S1,  如下是 scan se的设置：
set_dft_signal -view spec -type ScanEnable -port scl_idrv -hookup_pin u_spi_i2c_mux/u_scan/Z -active_state 1,
打开gui,  发现u_spi_i2c_mux/u_scan/Z 的值是XXX,  而不是 constant 1，为何？请大侠指导：

[求助] ATPG S1 ERROR

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2