[讨论] 支持可编程迟滞的高速比较器设计思考

楼主| 发表于 2023-11-2 16:00:55 | 显示全部楼层

现在项目方要求做到10mV步长的16档位以上的可调迟滞窗口，并且规定了必须使用CML结构的latch型比较器（支持输出端接50欧姆阻抗）。
想问问看，CML结构的比较器如何实现10mV这么小的可调迟滞窗口，是怎样的结构呢？有没有论文推荐？

回复支持反对

12 / 2 页

高级模式

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-28 17:46 , Processed in 0.011716 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

站长推荐 /2