在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3895|回复: 32

[求助] 耗尽管版图

[复制链接]
发表于 2023-9-19 22:42:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 一叶方舟 于 2023-9-20 10:35 编辑

想问一下各位大佬,耗尽管的衬底该怎么画,我是单独画了一个psub,但是跑LVS时识别不到衬底。电路图也贴出来了,希望大佬们帮帮忙

                               
登录/注册后可看大图

                               
登录/注册后可看大图

                               
登录/注册后可看大图
发表于 2023-9-20 08:37:38 | 显示全部楼层
source和bulk接一起?
发表于 2023-9-20 08:42:27 | 显示全部楼层
一般NMOS TYPE 耗尽管 ,应 GATE接 SOURCE ,  BULK 端 也接 SOURCE吧

发表于 2023-9-20 09:07:58 | 显示全部楼层
应该是正常画法,可能在gate上多一块mask来调整vt到耗尽。
发表于 2023-9-20 09:35:13 | 显示全部楼层
是不是这个耗尽管的bulk是单独电位,版图处理时又没有与其余的bulk电位做区分呢?
发表于 2023-9-20 09:58:14 | 显示全部楼层
连发应该是按照正常MOS管去连,只是Vgs < Vth=0,也就是需要负压
发表于 2023-9-20 10:00:06 | 显示全部楼层
大哥  你把这个管子的电路贴上来啊
 楼主| 发表于 2023-9-20 10:25:23 | 显示全部楼层

                               
登录/注册后可看大图
电路图在这里,请各位大佬帮忙看一下
 楼主| 发表于 2023-9-20 10:31:37 | 显示全部楼层


fengrlove 发表于 2023-9-20 08:37
source和bulk接一起?


是的,这个是电路图

                               
登录/注册后可看大图

 楼主| 发表于 2023-9-20 10:33:18 | 显示全部楼层


羽羽 发表于 2023-9-20 10:00
大哥  你把这个管子的电路贴上来啊


已经贴出来了,麻烦前辈帮忙看一下

点评

叫你designer换DNW的管子,你这样接导致这个管子的B端和VSS在衬底短接了,必须用深阱隔开。  发表于 2023-9-21 11:50
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 16:01 , Processed in 0.041120 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表