SMIC130nm 厚顶层金属工艺 mim电容DRC不通过

InnerBarriers

求助各位使用过SMIC 130nm 工艺的大佬，问题如下：


本人使用的工艺选项是1P8M_7Ic_1MTTc_ALPA_MIM15，即加厚厚顶层金属（支持电感器件）。此工艺下用到Pcell中的mim电容，发现工艺库提供的mim电容不能通过DRC检查。报错都是在mim上极板顶层金属间距、宽度不符合DRC规则，比如DRC规则要求厚的顶层金属间距>1.5um，但是mim电容的两个极板所连接到顶层金属只有1.4um间距！

有没有大佬遇到过类似的问题？

IC_NEW

一般PDK提供的，可以直接找SMIC的CE去直接问，SMIC工艺中各种model都可能有这样那样的问题

CmosLgh

求SMIC013mmrf工艺库，OA格式的，谢谢！

李幕白

请确保您使用的PCELL的版本与PDK的顶层金属厚度是匹配的。
关于PCELL的DRC error需要与上级及fab等相关人员进行沟通

InnerBarriers

李幕白 发表于 2023-9-17 16:07
请确保您使用的PCELL的版本与PDK的顶层金属厚度是匹配的。
关于PCELL的DRC error需要与上级及fab等相关人 ...

非常感谢回答。

您说的非常有道理。顶层金属厚度是在运行工厂提供的PDK安装脚本的过程中选择的，按理来说脚本据此安装的PDK的内容应该适配我的选择，Pcell的版本也应与PDK相匹配，所以现在这个问题确实让我很困惑。


难道说，有什么特别办法可以进一步确认Pcell版本吗？还请不吝赐教。

实际上，我后来又尝试在安装过程中选择薄顶层金属工艺（其他选项均与我遇到问题的PDK工艺相同）。对比两种PDK中该mim器件，发现器件的版图一模一样！问题中描述的，1.4um的顶层金属间距，在薄顶层金属工艺下可通过DRC，但是厚顶层金属工艺下明显不符合DRC要求。这确实更让我怀疑是厚顶层金属工艺PDK安装过程中出了什么bug。

目前正在与上一级进行咨询，不过可能要经历相当漫长的等待。

李幕白

InnerBarriers 发表于 2023-9-17 18:15
非常感谢回答。

您说的非常有道理。顶层金属厚度是在运行工厂提供的PDK安装脚本的过程中选择的，按理来 ...

顶层金属厚度不同是安装的时候不同，在layout页面当作不会有不一样，可能顶多就是TOP METAL的名称不同，但是大多数情况下都是相同的，毕竟layout是一个二维的页面，无法展示出三维的参数。也没必要展示出三维的参数。其实一般遇到这样顶层金属厚度的问题的情况下，在DRC及LVS可以先进行忽略，持续做版图，静待上级关于此事的反馈。

李幕白

InnerBarriers 发表于 2023-9-17 18:15
非常感谢回答。

您说的非常有道理。顶层金属厚度是在运行工厂提供的PDK安装脚本的过程中选择的，按理来 ...

安装过程用到了脚本，那么很有可能是因为脚本的问题导致的安装不对咯，这个需要再仔细确认一下，也有可能是因为DRC rule没选对，本应该选顶层金属是细的RULE来跑。
关于后续重新安装细的来demo做得很好，是个合格的工程师，懂得把控变量！

ChenCH_FST

很可能是因为 PDK 版本的问题导致的，安装过程中选定的选项不对

InnerBarriers

李幕白 发表于 2023-9-18 14:08
顶层金属厚度不同是安装的时候不同，在layout页面当作不会有不一样，可能顶多就是TOP METAL的名称不同， ...

感谢前辈指点。

PDK安装脚本是SMIC提供的，是不是出了啥问题我暂时也不敢定论。

因为是实验室项目，小弟作为牛马在读生基本要负责前后端的全流程。出了这个DRC问题，我比较担心流程中还埋着什么未知巨雷。现在听了您的建议，我就继续往下设计，等候上级反馈了。

InnerBarriers

ChenCH_FST 发表于 2023-9-18 15:32
很可能是因为 PDK 版本的问题导致的，安装过程中选定的选项不对

感谢回答！

我检查了安装过程中的选择是没有问题的，PDK版本的问题还需要和上一级沟通，目前已经反馈，等待回复。