关于LDO的输出阻抗

kenctd · 发表于 2023-9-7 15:56:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近小弟在读一篇文章，里面提到输出阻抗的计算，想知道红框部分的是怎么来的，为什么NMOS和PMOS的输出管会有不同，怎么计算的？

附件上传文章供大家参考捕获.PNG

bspeng · 发表于 2023-9-7 16:13:42

前面兩項rop跟CL不用管，最後一項可以用測試電壓vout除以電流I(定義往上為正)求得。
VGP=vout*A(s) ->I=gmp*VGP ->Z=vout/I=1/{A(s)*gmp}
VGN=vout*-1*A(s)->I=-1*gmn*(VGN-vout)->Z=vout/I=1/{(1+A(s))*gmn}

大话天神 · 发表于 2023-9-7 17:52:28

本帖最后由大话天神于 2023-9-7 17:54 编辑

设VOUT小信号变化△Vx，则VOUT=VREF+△Vx。△VGP=△Vx*A(S)。小信号电流变化△I=△VGP*gmp，交流阻抗等于△Vx/△I=△Vx/△Vx*A(S)*gmp=1/A(S)*gmp

大话天神 · 发表于 2023-9-7 17:58:08

第二个同样

kenctd · 发表于 2023-9-8 09:18:46

bspeng 发表于 2023-9-7 16:13
前面兩項rop跟CL不用管，最後一項可以用測試電壓vout除以電流I(定義往上為正)求得。
VGP=vout*A(s) ->I=gmp ...

谢谢，我想明白了

[求助] 关于LDO的输出阻抗

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /2