在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1924|回复: 4

[求助] 关于LDO的输出阻抗

[复制链接]
发表于 2023-9-7 15:56:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近小弟在读一篇文章,里面提到输出阻抗的计算,想知道红框部分的是怎么来的,为什么NMOS和PMOS的输出管会有不同,怎么计算的?

附件上传文章供大家参考 捕获.PNG

An NMOS-LDO Regulated Switched-Capacitor DC-DC Converter with Fast-Response Adap.pdf

1.61 MB, 下载次数: 68 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2023-9-7 16:13:42 | 显示全部楼层
前面兩項rop跟CL不用管,最後一項可以用測試電壓vout除以電流I(定義往上為正)求得。
VGP=vout*A(s) ->I=gmp*VGP          ->Z=vout/I=1/{A(s)*gmp}
VGN=vout*-1*A(s)->I=-1*gmn*(VGN-vout)->Z=vout/I=1/{(1+A(s))*gmn}
发表于 2023-9-7 17:52:28 | 显示全部楼层
本帖最后由 大话天神 于 2023-9-7 17:54 编辑

设VOUT小信号变化△Vx,则VOUT=VREF+△Vx。△VGP=△Vx*A(S)。小信号电流变化△I=△VGP*gmp,交流阻抗等于△Vx/△I=△Vx/△Vx*A(S)*gmp=1/A(S)*gmp
发表于 2023-9-7 17:58:08 | 显示全部楼层
第二个同样
 楼主| 发表于 2023-9-8 09:18:46 | 显示全部楼层


bspeng 发表于 2023-9-7 16:13
前面兩項rop跟CL不用管,最後一項可以用測試電壓vout除以電流I(定義往上為正)求得。
VGP=vout*A(s) ->I=gmp ...


谢谢,我想明白了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:59 , Processed in 0.018330 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表