在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1730|回复: 7

[求助] cadence 数模仿真如何将模拟输出电压/电流转为数字信号

[复制链接]
发表于 2023-8-31 08:08:15 来自手机 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RT,有没有什么模块能够将模拟信号转换为数字信号。如果没有这种模块,那有些什么方法能够将模拟信号转为数字信号呢。先提前感谢回复的大神们
发表于 2023-8-31 08:45:49 | 显示全部楼层
可以用施密特触发器
发表于 2023-8-31 09:33:25 | 显示全部楼层
ahdlLib里有用veriloga写好的理想ADC
发表于 2023-8-31 10:30:13 | 显示全部楼层
在config中可以设置thresh. 具体手册里有
 楼主| 发表于 2023-8-31 10:33:40 来自手机 | 显示全部楼层
谢谢各位
 楼主| 发表于 2023-8-31 10:40:42 来自手机 | 显示全部楼层


fuku 发表于 2023-8-31 09:33
ahdlLib里有用veriloga写好的理想ADC


正是使用了ahdllib的理想8bit adc,后面是接了自己做的dac模块,自己用verilog编写的,但是不知道为什么无法被转换,用adel仿真adc输出端口得到的是电压值。我也很困惑,无法仿真,查看log说是探针无法正常放置。
然后重新建立新cell,测试verilog模块,尝试用的是自带库的vbit输入,但没有效果,adel倒是可以正常仿真,查看verilog输出则是没有结果和高阻。第一次进行数模仿真,也没有找到很好的教程,希望各位大佬多多包涵
发表于 2023-8-31 20:20:04 | 显示全部楼层
Thanks
 楼主| 发表于 2023-8-31 21:05:00 | 显示全部楼层


yuanpin318 发表于 2023-8-31 10:30
在config中可以设置thresh. 具体手册里有


不好意思,我想再问问具体如何设置,我搜索了cadence help中的关键词以及creating configurations的部分没有找到相关的内容
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-7 10:29 , Processed in 0.021561 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表