在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1336|回复: 6

[讨论] 版图中的噪声。

[复制链接]
发表于 2023-8-20 16:21:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大佬想问下,版图中哪里会有噪声,噪声一般在那些点,怎么预防呢?
发表于 2023-8-21 09:25:17 | 显示全部楼层
时钟和信号,静态动态,不干净电源地,模拟和数字,采样线之间等等等等。
发表于 2023-8-21 10:08:43 | 显示全部楼层


이지은 发表于 2023-8-21 09:25
时钟和信号,静态动态,不干净电源地,模拟和数字,采样线之间等等等等。 ...


那PLL里关心的热噪声和Flick噪声又是怎么回事呢?
发表于 2023-8-22 09:16:02 | 显示全部楼层


黄17141213013 发表于 2023-8-21 10:08
那PLL里关心的热噪声和Flick噪声又是怎么回事呢?


都说了,等等。。。。,每个产品的要求又都不一样
发表于 2023-8-23 10:17:03 | 显示全部楼层
真的不懂問版圖設計會更清楚
发表于 2023-8-25 16:03:27 | 显示全部楼层
哪里有噪声问电路designer最清楚
发表于 2023-8-28 09:56:11 | 显示全部楼层


菜鸟xx 发表于 2023-8-25 16:03
哪里有噪声问电路designer最清楚


确实
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-9 13:59 , Processed in 0.022724 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表