TestMAX 生成得stuck_at testbench ，里面哪个信号是参考输出哪个是真实输出

小飞侠david · 发表于 2023-8-18 18:27:03

您需要登录才可以下载或查看，没有账号？注册

x

登录/注册后可看大图

上图是testbench得各个task，请大佬帮忙指导下太多了看的好绕，哪个task里面有是pattern里面scan_out输出的信号（参考对比的信号），哪个是真实的信号？

DFTbin · 发表于 2023-8-21 10:26:23

问一下楼主，为什么要找参考输出和真实输出呢？
另外，楼主说的参考输出是不是就是pattern的【期望输出】；【真实输出信号】是不是直接拉scan_out的端口信号就可以了呢？

小飞侠david · 发表于 2023-8-21 11:55:26

DFTbin 发表于 2023-8-21 10:26
问一下楼主，为什么要找参考输出和真实输出呢？
另外，楼主说的参考输出是不是就是pattern的【期望输出】； ...

为什么要找参考输出和真实输出呢？
这样如果有问题，我好对比什么原因出的错误（时钟相位原因）。

参考输出就是pattern的【期望输出】，真实输出是的我可以通过module拉出来的；

另外，问问一般各位验证没过 debug是通过什么呢？

guiqix · 发表于 2023-8-21 14:13:01

期望值simulation log就会报出来吧，至于你担心的时钟相位啥的导致mismatch，你可以查measure 时间点去debug，没必要去bench里面找期望输出，而且期望值可能是另外的vector文件，不在.v里面

[求助] TestMAX 生成得stuck_at testbench ，里面哪个信号是参考输出哪个是真实输出