在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1021|回复: 1

[求助] power gating相关

[复制链接]
发表于 2023-8-14 18:17:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1. 对于一个finfet 16nm的数字设计,如果要增加power gating,那么大概会使得面积增加多少啊。



2. power switch的数量是怎么确定的,我看pmk的doc中,只是描述了哪些cell是power switch,没有具体的过流信息,而且lib中也没有这些cell的信息,只有lef描述。
upf的流程文档中有提到power switch,但是也没有如何确定数量的描述。
power switch的数量在布线时,会自动根据IR drop算出来,不需要人工介入吗?



发表于 2023-8-15 10:03:26 | 显示全部楼层
1. 10%以下
2. 参考这里:https://zhuanlan.zhihu.com/p/616570638,不过计算数量那里反过来了,应该是R1/R
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:58 , Processed in 0.017267 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表