设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › verilogA 定义了parameter变量，无法在ADE中读取 ...

12 / 2 页

返回列表发新帖

楼主: s_uni

[求助] verilogA 定义了parameter变量，无法在ADE中读取

楼主| 发表于 2025-8-1 16:52:49 | 显示全部楼层

shuxinglong 发表于 2025-7-8 20:29
怎么会这样？我一般是把需要扫描的变量再verilog a中用parameter integer 声明，原理图中调用后， q以下sy ...

感谢，我来试验一下

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-24 21:15 , Processed in 0.012511 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表