在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 774|回复: 4

[求助] 求助LVS的错误问题

[复制链接]
发表于 2023-8-8 14:27:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
看不懂LVS这个错误的提示的意思,左边是版图的连接,右边是对应的原理图的接法吗,但是没看懂要怎么改,而且也没有哪个管子的DRN是接的VDD。MOM电容的版图是直接从MINUS和PLUS端引出来连接的,会是这个问题吗?
1.png
发表于 2023-8-8 14:43:17 | 显示全部楼层
你的PMOS的BUCK端没有接到VDD
发表于 2023-8-8 16:47:18 | 显示全部楼层
BULK电位没有正确连接
 楼主| 发表于 2023-8-8 22:22:42 | 显示全部楼层


stonelenty 发表于 2023-8-8 14:43
你的PMOS的BUCK端没有接到VDD


我尝试了用NGR连接VDD,然后再另外打了一圈NW;也尝试了在properties里额外加入body,然后把body连到VDD上;这两种在版图里面都没有body-VDD的连线提示了,所以我觉得是有连上了,但是跑LVS就还会出这个错误
 楼主| 发表于 2023-8-9 11:05:00 | 显示全部楼层
解决了,几个PMOS的衬底不全是接在VDD上的,有两个管子的衬底是接在漏端的,我用一个NW全框起来,结果不同衬底之间短路了,我以为把所有的管子的衬底额外引出来就是独立的衬底了,然后再各自连线,但是其实所有PMOS的衬底都被接到同一个NW上了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:03 , Processed in 0.016943 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表