dft scan clock duty为什么是10%

人生百态

在dft compiler工具中，scan clock period default值是100ns，为什么duty默认值时10%，即waveform{45 55}，为什么不能是{0 50}或者{50 100}呢？

kk2009

仔细研究一下DFT的clock你就会明白。
                    _____
___________|        |__________
clock开始的地方，SI的数据变化，前面留足够的时候，因为ATE上，探针上的电容比较大，线比较长，让SI能在clock的上升沿之前能稳定，大概在80的地方，采SO的数据跟expect数据进行比较。

DFTbin

一般DFT会把负沿触发的寄存器放在链首，如果duty是50%，那么负沿到正沿的寄存器只有半个周期，时序违例可能性会比较大；但如果duty是10%，那么负沿到正沿的寄存器会有接近一个周期的时间，减小时序违例的风险。

quanqiutong

从来没用过10%duty的，电路中正沿负沿都有，10%duty肯定不行

人生百态

kk2009 发表于 2023-8-8 01:07
仔细研究一下DFT的clock你就会明白。
                    _____
___________|        |__________

hello, 时钟上升沿前面需要留时间，等待SI数据稳定，那如果我是在40ns的位置strobe，clock waveform为什么不能是{50 100}呢

人生百态

DFTbin 发表于 2023-8-8 09:19
一般DFT会把负沿触发的寄存器放在链首，如果duty是50%，那么负沿到正沿的寄存器只有半个周期，时序违例可能 ...

hello，明白了，这样似乎是可以减小负沿到正沿的setup违例风险

人生百态

quanqiutong 发表于 2023-8-8 09:29
从来没用过10%duty的，电路中正沿负沿都有，10%duty肯定不行

有正负沿为什么不可以10%