多环路LDO的瞬态响应问题

szy0956

大佬们，我按下面论文的结构搭了一个多环路LDO，DC、负载调整率与PSR都是好的，但上电启动的瞬态响应不行，存在一个幅度过大的稳态振荡，请问一下原因是什么，可以从哪里来改？

Vref1.2V，输出1.2V，电源电压1.8V，输出额定电流60mA，22nm工艺，片上电容，CL大概100pF
LDO结构如下，


负载调整率，三个工艺角下都是好的


瞬态响应的曲线如下图，测试方法是在AVDD上加一个vpulse的阶跃信号，从0到1.8V跳变，这样的振荡太大了，



当负载电流从0-20mA跳变时，瞬态响应如下，也是过大的等幅振荡


我初步的想法是多环路稳定性的问题，但我在VEA,VMIR,VOUT三个端口与栅极的连线上都测了stb，PM有70°以上，所以来问问大佬们有什么高见

姜小白

试一下把环路在powerFET的gate打开测stability，看看phase margin是多少

szy0956

姜小白 发表于 2023-8-6 20:18
试一下把环路在powerFET的gate打开测stability，看看phase margin是多少

嗯，我测了一下，FF工艺角下PM有106°，但TT和SS的PM都小于0了，是这里的问题吗？

szy0956

顶一下，别沉了

wdasdvbbc

1. 轻重载的相位裕度都仿真了吗？
2. fast response环路有没有单独仿真稳定性？
3. 按照paper说的3个loop应该都进行断环并用ac仿真，直接用stb好像不太行。

szy0956

wdasdvbbc 发表于 2023-8-7 16:10
1. 轻重载的相位裕度都仿真了吗？
2. fast response环路有没有单独仿真稳定性？
3. 按照paper说的3个loop应 ...

轻重载的PM相差不大，都是在70°以上，但在功率管栅极断开测stb的话PM是不够的，我想的是多环路稳定性需要每个节点都去测stb吗，感觉多环路的电路很难调呀，好难分析，没有一个大致方向去调参数。如果按paper里面分别断环测ac，是不是可能调整某些参数的时候还会影响到其他环路的稳定性？

姜小白

szy0956 发表于 2023-8-7 15:34
嗯，我测了一下，FF工艺角下PM有106°，但TT和SS的PM都小于0了，是这里的问题吗？

是的，因为你的stability是由fast loop决定的。而power FET的gate是fast loop的必经之路。想想看所谓的fast就是要让power FET 的gate反应迅速嘛。

szy0956

姜小白 发表于 2023-8-7 20:57
是的，因为你的stability是由fast loop决定的。而power FET的gate是fast loop的必经之路。想想看所谓的fa ...

嗯，那是不是就尝试在某两个节点之间加补偿电容？现在的情况是非主极点都在GBW里面

姜小白

szy0956 发表于 2023-8-8 11:19
嗯，那是不是就尝试在某两个节点之间加补偿电容？现在的情况是非主极点都在GBW里面

加补偿电容怕不是唯一的办法 甚至不见得是正确的做法。现在loop的bandwidth太大了 -- 在1MHz时仍然有60dB！试试分析一下fast loop，把loop bandwidth降下来试试看。

nanke

步子不要跨得太大，先搭好主要电路仿真ok后再一步步加入其它电路。另外pm就算>100也不能保证稳定，要看根轨迹。