PNP型LDO稳定性仿真

knowworlds

qqgomy 发表于 2023-8-7 14:59
跑环路tran的负载电流切换的时候输出和这里的电压是没有震荡的

如果确认PVT下没有振荡，大概率是仿错STB？可以把这个小环单独拉出来看下STB，也可以看下是不是bench搭的问题。

qqgomy

knowworlds 发表于 2023-8-7 15:10
如果确认PVT下没有振荡，大概率是仿错STB？可以把这个小环单独拉出来看下STB，也可以看下是不是bench搭的 ...

感谢回复哈   
1.PVT下确实没有震荡的   无论是PNP的B端还是N1管的gate端都没有震荡发生    单独跑这个小环的STB如果不是把iprobe放在N1管的gate端那应该放哪里呢？目前除了在N1的gate端加一个iprobe器件外  其他的电路并没有改变。   
2.如果单独拉出这个小环仿STB  是说把PNP管屏蔽掉吗？目前PNP的B端电流有几个mA或者100uA这样  电流变化对这里的dc值影响挺大的

qqgomy

knowworlds 发表于 2023-8-7 15:09
你这个小环为什么DC GAIN能有110dB?正常来说，这个小环的DC增益只有N1这个NMOS才对。只有一个gmro。你是 ...

这个N1的L只有0.6u   从输出带负载电容和ESR仿真结果看   PM在31kHZ的时候已经是0下了   如果要在这之前增益降到0   N1的gate端加入的电容要非常大才行

knowworlds

qqgomy 发表于 2023-8-7 17:10
这个N1的L只有0.6u   从输出带负载电容和ESR仿真结果看   PM在31kHZ的时候已经是0下了   如果要在这之前 ...

你先想想为什么小环跑出来gain是110dB吧。这不合理。然后可能PNP管的B级抽流过大导致对小环有影响？

qqgomy

knowworlds 发表于 2023-8-7 18:01
你先想想为什么小环跑出来gain是110dB吧。这不合理。然后可能PNP管的B级抽流过大导致对小环有影响？ ...

这里的gain如果忽略掉上下电流源的电阻和BJT的RBE    就是gain=gmN1*roN1*gmP1*roP1   

knowworlds

qqgomy 发表于 2023-8-8 16:30
这里的gain如果忽略掉上下电流源的电阻和BJT的RBE    就是gain=gmN1*roN1*gmP1*roP1   
...

是，我看了下。这个环应该断在P1的source端，他是P1 source端到P1的drain 然后再从N1的GATE到N1的DRAIN这样看。增益确实是gmro^2。你要不然就把偏置拉出来，单独跑小环呢？probe放在P1的source端连到N1的DRAIN这里？

qqgomy

knowworlds 发表于 2023-8-9 09:47
是，我看了下。这个环应该断在P1的source端，他是P1 source端到P1的drain 然后再从N1的GATE到N1的DRAIN这 ...

加个1G的电阻把PNP的B端和N1管断开   然后在N1的gate端或者P1的S端加iProbe的增益和相位都满足要求的    这个是单独跑小环OK    如果考虑到PNP的B端注入电流就要加入大环了  那样就很复杂了  目前我就堵在这里

knowworlds

qqgomy 发表于 2023-8-9 10:08
加个1G的电阻把PNP的B端和N1管断开   然后在N1的gate端或者P1的S端加iProbe的增益和相位都满足要求的     ...

你说的第一种方法感觉还是比较合理的啊。因为小环完全独立大环的。如果隔开了没有stb问题应该就是对的。毕竟你仿真tran也没有stb问题。