PNP型LDO稳定性仿真

qqgomy

大家好   小弟目前在做一个PNP型LDO   目前在跑STB稳定性分析时，大环路是在FB点断开放iprobe   但里面还有一个小环路  就是N1 P1组成的小环路   目前大环路的STB仿真稳定性较好   但小环的STB不知道把iprobe放在哪里比较好   这个小环路是否需要分析他的稳定性呢？

knowworlds

其实就是加了一级super source follower 让gate充电更充分 提升SR。代价就是op运放吃了一个Vdsat电压裕度。Super source follower的小环应该没有稳定性问题才对。如果一定要加的话，可以加在反馈的NMOS的N1的GATE吧。加在Drain端的话阻抗不是无穷大，可能不太准。

中单一打九

小环路就是个负反馈，应该不用仿真稳定性

qqgomy

knowworlds 发表于 2023-8-3 20:09
其实就是加了一级super source follower 让gate充电更充分 提升SR。代价就是op运放吃了一个Vdsat电压裕度。 ...

感谢您的回复，我现在的问题是如果要跑小环的stb，iprobe是放在N1管的gate端，这样的话FB这个大环路也带上一起跑了的，这样是否会影响准确性？或者LDO输出那挂了大电容和esr电阻等，这些负载需要一起带进去跑吗？

qqgomy

中单一打九 发表于 2023-8-4 10:27
小环路就是个负反馈，应该不用仿真稳定性

目前是要求跑……

knowworlds

qqgomy 发表于 2023-8-6 00:33
感谢您的回复，我现在的问题是如果要跑小环的stb，iprobe是放在N1管的gate端，这样的话FB这个大环路也带 ...

你的小环和大环没关系啊。这个小环跑的时候大环可以带着，其实无所谓。但是大环真的不影响的，你可以尝试改变下你大环的Cload之类的参数，你应该可以发现不会影响小环。

qqgomy

knowworlds 发表于 2023-8-6 10:36
你的小环和大环没关系啊。这个小环跑的时候大环可以带着，其实无所谓。但是大环真的不影响的，你可以尝试 ...

目前仿真来看   带负载电容和不带其结果是不一样的   但两种结果均不理想   这个怎么分析啊？

knowworlds

qqgomy 发表于 2023-8-7 14:42
目前仿真来看   带负载电容和不带其结果是不一样的   但两种结果均不理想   这个怎么分析啊？
...

那你跑环路TRAN这边有振荡吗？有振荡就说明stb仿真结果正确，如果没振荡，说明stb仿真不对。总感觉这地方probe没加对啊。你这个小环应该就是超级稳的才对。我这边先自己跑跑看吧。

qqgomy

knowworlds 发表于 2023-8-7 14:51
那你跑环路TRAN这边有振荡吗？有振荡就说明stb仿真结果正确，如果没振荡，说明stb仿真不对。总感觉这地方 ...

跑环路tran的负载电流切换的时候输出和这里的电压是没有震荡的

knowworlds

qqgomy 发表于 2023-8-7 14:59
跑环路tran的负载电流切换的时候输出和这里的电压是没有震荡的

你这个小环为什么DC GAIN能有110dB?正常来说，这个小环的DC增益只有N1这个NMOS才对。只有一个gmro。你是这个N1的length太大了吗？你首先应该降低这个小环的增益，然后稍微压一压这个小环的带宽。这样应该就行了。