设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › veriloga中stp函数如何定义

返回列表发新帖

查看: 1507|回复: 3

[求助] veriloga中stp函数如何定义

发表于 2023-7-27 21:22:10 | 显示全部楼层 |阅读模式

悬赏3资产未解决

登录/注册后可看大图

登录/注册后可看大图

回复

使用道具举报

发表于 2023-7-27 23:03:47 来自手机 | 显示全部楼层

从外面直接给一个激励吧简单些

回复

使用道具举报

楼主| 发表于 2023-7-31 15:24:30 | 显示全部楼层

icdane 发表于 2023-7-27 23:03
从外面直接给一个激励吧简单些

能具体说一下吗感谢

回复

使用道具举报

发表于 2023-8-1 08:46:26 | 显示全部楼层

you use a vpulse to generate i=0 or 1 and then connect this to a signal of your verilog-a module. simple

回复

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-23 11:41 , Processed in 0.012706 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表