在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1172|回复: 4

[求助] 芯片内部抗干扰问题都有那些解决办法

[复制链接]
发表于 2023-7-21 14:16:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,除了简单的屏蔽,距离那些
发表于 2023-7-21 14:27:27 | 显示全部楼层
1.布局:分离敏感模拟和噪声,敏感数字区域。
2.接地策略的布局(地的连通连贯)。
3.注意在关键线上增加滤波,去耦电容。
4屏蔽跟隔离。
5.阻抗匹配和驱动能力。
6.电源和地的PIN设计(保证供电稳定)
还有包括电路的仿真,EMI测试,失效分析等等。
发表于 2023-7-21 15:56:40 | 显示全部楼层


李幕白 发表于 2023-7-21 14:27
1.布局:分离敏感模拟和噪声,敏感数字区域。
2.接地策略的布局(地的连通连贯)。
3.注意在关键线上增加滤 ...


第三条,怎么加滤波?请解答一下
发表于 2023-7-21 16:28:27 | 显示全部楼层


星海 发表于 2023-7-21 15:56
第三条,怎么加滤波?请解答一下


加电容
发表于 2023-7-23 23:34:34 | 显示全部楼层
同问。LAYOUT设计者可以做的是不是也不外乎两种?一种 屏蔽线,另一种数字和模拟版图分开,信号不平行走
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 07:27 , Processed in 0.024579 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表