在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3329|回复: 16

[求助] LDO采用预稳压结构的目的

[复制链接]
发表于 2023-6-26 09:06:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×

                               
登录/注册后可看大图
看论文中看到了这种结构,采用预稳压结构先得到想要的LDO输出,误差放大器接成单位增益负反馈的结构,一时没想明白为什么接成这样,请知道的大佬帮忙解答一下
发表于 2023-6-26 10:03:20 | 显示全部楼层
他的作用就像是你说的:得到想要的LDO输出啊。R1R2可以调吧,Vbg出来的是一个固定值,一般不动,V1经过RC滤波变成干净点的信号
回复 支持 反对

使用道具 举报

发表于 2023-6-26 10:19:05 | 显示全部楼层
对于PSR的提高也有好处吧~
回复 支持 反对

使用道具 举报

发表于 2023-6-26 10:24:04 | 显示全部楼层
可以降低LDO主环路的难度呗;
回复 支持 反对

使用道具 举报

发表于 2023-6-26 10:35:13 | 显示全部楼层
我理解几个想法:
1. bandgap vref点没有驱动能力,如果RC取得很大,上电时RC滤波后的V2点起来的很慢。加了预稳压模块,V2点起来的就很快。
2. 预稳压模块的带宽内可以抑制PSRR,但是预稳压本身也会引入额外的PSRR通路,具体能不能抑制PSRR需要看仿真和预稳压运放的带宽设计
3. 个人理解,就算不加预稳压,可以在反馈点调节阻抗比例的方法来改变LDO输出电压。
4. 预稳压也有坏处,power,area的cost就不说了,预稳压的mismatch也是一个需要考虑的点。
一点拙见,欢迎讨论!
回复 支持 1 反对 0

使用道具 举报

 楼主| 发表于 2023-6-26 11:26:59 | 显示全部楼层


   
龙9527 发表于 2023-6-26 10:35
我理解几个想法:
1. bandgap vref点没有驱动能力,如果RC取得很大,上电时RC滤波后的V2点起来的很慢。加了 ...


我看文章中主要考虑的是避免反馈系数小于1而使误差放大器的等效输入噪声放大,这里接成单位负反馈的结构,最大程度的避免放大误差放大器的等效输入噪声
回复 支持 反对

使用道具 举报

发表于 2023-6-26 11:45:43 | 显示全部楼层
个人理解:
前面预调节滤除BG的噪声和提高PSR
后面单位增益接法可以减少EA在输出端等效的噪声(如果接了电阻分压,会放大1/β那么多倍的噪声)
回复 支持 反对

使用道具 举报

 楼主| 发表于 2023-6-26 13:33:23 | 显示全部楼层


   
战神盖瑞 发表于 2023-6-26 11:45
个人理解:
前面预调节滤除BG的噪声和提高PSR
后面单位增益接法可以减少EA在输出端等效的噪声(如果接了电 ...


是的,我也是这么理解的

回复 支持 反对

使用道具 举报

发表于 2024-12-17 22:22:11 | 显示全部楼层
楼主请问论文叫什么名字啊
回复 支持 反对

使用道具 举报

发表于 2024-12-18 08:29:44 | 显示全部楼层
这个操作看起来意义不大
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-20 13:47 , Processed in 0.023189 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表