在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: attika

[求助] TSMC 40nm工艺提参为什么gate level与transistor level没有区别?

[复制链接]
 楼主| 发表于 2023-9-2 14:19:59 | 显示全部楼层


aman_zhang 发表于 2023-6-25 16:48
可以分享下解决方法么


其实就是使用gate level和xcell文件进行提参,检查一下你的xcell文件,里面的元件如果使用transistor level会重复提参
发表于 2023-10-6 10:02:16 | 显示全部楼层


attika 发表于 2023-9-2 14:19
其实就是使用gate level和xcell文件进行提参,检查一下你的xcell文件,里面的元件如果使用transistor lev ...


能说具体点吗?遇到一样的问题,看你一开始也是通过设置xcell加gate level提取有问题,后来怎么解决的,感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 22:07 , Processed in 0.013123 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表