在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: fei_SH

[原创] ESD设计的入门与提高

[复制链接]
发表于 2023-8-16 10:28:49 | 显示全部楼层
感谢分享
发表于 2023-8-22 15:57:46 | 显示全部楼层
路漫漫其修远兮
发表于 2023-8-25 16:53:49 | 显示全部楼层
感谢分享~
发表于 2023-9-16 20:04:32 | 显示全部楼层
各位大佬,有人能帮我看看吗?我这边设计的一个版图正好出现了如主题讨论的问题,我是做的一个OUTPUT的PAD,这个PAD只有NMOS,没有PMOS接输出;这里的输出NMOS的GATE我都接在一起,我确定很良好的接在一起了,就是GATE一出来我就用一铝还是比较宽的一铝给连起来了,然后接内部电路的输出;而且因为这个是功率管输出,所以我只敢拉大D和G的间距,不敢在上面加SAB, 担心SAB电阻过大,影响输出效果;但是现在产品做出来了,只能有HBM大约不到250V的耐压,太差了,然后打坏的地方我们照了下,发现是功率管的中间管子的一部分给击穿短路了;这个短路还引起我的Source端的孔都烧糊了;我没有拉大S和G的间距,但是不清楚为什么会烧这个电阻小的地方,那个拉宽的D-G似乎没问题;现在最大的问题是如何让这个大NMOS能同时打开呢,现在问题是我虽然gate用1铝很好的连再一起了,但是似乎还只是中间两个管子导通,旁边的管子似乎都在那边围观,不做救援,但是这个GATE是接内部的电路,我没法去修改他,或者难道我该故意躲绕点线,需要刻意这么做吗?我现在没办法了,MASK已经做好了,我想是不是先改一层sab层看看效果?但是加了SAB之后对功率管的输出有影响呀!而且现在实际出来的情况不是D和G之间的问题,而是SOURCE这边的问题,唉,我茫然了,没有确定的办法了。恳求给位ESD高手指点;
发表于 2023-10-18 18:40:30 | 显示全部楼层


zhangyp 发表于 2023-9-16 20:04
各位大佬,有人能帮我看看吗?我这边设计的一个版图正好出现了如主题讨论的问题,我是做的一个OUTPUT的PAD ...


https://bbs.eetop.cn/thread-955822-2-1.html
似乎这个问题与你遇到的问题有关联?可以看看。
发表于 2023-10-26 10:35:09 | 显示全部楼层
这个必须要给赞!总结的很详细
发表于 2023-10-27 14:49:48 | 显示全部楼层
mmmmmmmmmmmmmmmmmmmmmmmmmm
发表于 2023-11-3 00:24:36 | 显示全部楼层
感谢分享
发表于 2023-11-3 00:26:27 | 显示全部楼层
感谢分享
发表于 2023-11-3 09:43:34 | 显示全部楼层
thanks for your sharing~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 16:58 , Processed in 0.028028 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表