本帖最后由 andy2000a 于 2023-6-6 13:12 编辑
如同 你有颗 CHIP 需 SRAM , 用 SRAM IP , 你CHIP 只有空 PIN , CHIP会有空白位. 完整的 GDS 端要到代工厂 那才整合 , 才能 跑 whole LVS , 通从 版图工须处理最后部分 , 版图工在代工厂 就做整合两边 IP merge
要TAPE OUT 前才做的. IP 你看不到 , 最多就 verilog行为层model file .
对版图和电路有什么影响吗?
你电路要SRAM 如果没IP 就不会动阿.. 整合时版图要RUN WHOLE CHIP ..IP 要沟通好, 以前碰过 IP metallayer 跟原来 DIE layer 不统一..另外 IP 上不能跨线 ,除非 IP 提供商 说可以 , 以前碰过 , 就沟通不好问题, 以为可 跨线 ,最后IP 商说不能 , 多产生 dummymetal 盖IP上.
|