一道笔试题，大家来看看

qifan

8bit寄存器分成两组，每4bit一组，高四位的寄存器可以采用门控时钟降低功耗
采用gray码可以降一部分功耗，但是如果每个时钟沿都有clock的话，即使输入信号不变，寄存器也有一半的管子跳变，会耗功耗。

待业

看着简单，无从下手

lihuanjie

学习一下，这也太高深了

sem599

不错。下下来学习一下，谢谢楼主了

无言之约

我也不会，来看一下。

liuzi356

用门控时钟是比较省功耗的但危险容易有毛刺,用格雷码有效果但不会很明显,用低位翻转做高位的时钟看似好一些但速度可能有时跟不上!
郁闷,题目很难啊....楼主快说答案....

rewkie

wire    update1,updata2,update3,update4,updata5,update6,update7;
assign update1 = out[0];
assign update2 = update1 & out[1];
assign update3 = update2 & out[2];
assign update4 = update3 & out[3];
assign update5 = update4 & out[4];
assign update6 = update5 & out[5];
assign update7 = update6 & out[6];
always @(posedge clk or negedge rst)
    begin
      if (!rst)
          out[0] <= 1'b0;
      else
          out[0] <= ~out[0];
     end
always @(posedge clk or negedge rst)
     begin
      if (!rst)
          out[1] <= 1'b0;
      else if (update1)
          out[1] <= ~out[1];
     end
always @(posedge clk or negedge rst)
     begin
      if (!rst)
          out[2] <= 1'b0;
      else if (update2)
          out[2] <= ~out[2];
     end
always @(posedge clk or negedge rst)
     begin
      if (!rst)
          out[3] <= 1'b0;
      else if (update3)
          out[3] <= ~out[3];
     end
always @(posedge clk or negedge rst)
     begin
      if (!rst)
          out[4] <= 1'b0;
      else if (update4)
          out[4] <= ~out[4];
     end
always @(posedge clk or negedge rst)
     begin
      if (!rst)
          out[5] <= 1'b0;
      else if (update5)
          out[5] <= ~out[5];
     end
always @(posedge clk or negedge rst)
     begin
      if (!rst)
          out[6] <= 1'b0;
      else if (update6)
          out[6] <= ~out[6];
     end
always @(posedge clk or negedge rst)
     begin
      if (!rst)
          out[7] <= 1'b0;
      else if (update7)
          out[7] <= ~out[7];
     end

yangerwas

大家很有见解

weed637

[email=always@(posedge]always@(posedge[/email] clk&rst)
begin
   if(!rst)
      sum<='0;
   else
      sum<=sum+1;
end

weed637

[email=always@(posedge]always @ (posedge[/email] clk)
begin
      flag <=rst;
end

assign gateclk =clk& flag;

always @ (posedge gateclk)
begin
    if(! rst)
      out <= 8'b00000000;
    else
      out <= out +1;
end