cadence里面的重复单元怎么搭？

danalog · 发表于 2023-5-8 15:22:39

您需要登录才可以下载或查看，没有账号？注册

×

大概要搭128个重复单元，但是原理图里面摆128个symbol显然太离谱。有的线是并联的，有的线不是，想问一下该怎么办

xuwenwei · 发表于 2023-5-8 15:57:07

不是有阵列的<127:0>的方法吗，信号也可以编辑的啊

su804083212 · 发表于 2023-5-8 16:02:26

可以把少量的重复单元做成symbol，比如8个或者16个，然后拿这个symbol来搭电路就方便多了

danalog · 发表于 2023-5-8 16:06:45

xuwenwei 发表于 2023-5-8 15:57
不是有阵列的的方法吗，信号也可以编辑的啊

信号怎么编辑呢？如图所示，我弄了一个0到3的。我想实现的是：4个波形，后一个比前一个延迟3ns，分别接到不同的symbol上，但是这样弄出来所有的线的波形都是一样的

xuwenwei · 发表于 2023-5-8 16:16:26

你这样的波形不同的只能分开弄吧，你这个不是重复单元啊，vpulse不相同啊，你可以想办法产生128组往后延迟3ns的波形吧

danalog · 发表于 2023-5-8 16:21:52

xuwenwei 发表于 2023-5-8 16:16
你这样的波形不同的只能分开弄吧，你这个不是重复单元啊，vpulse不相同啊，你可以想办法产生128组往后延迟 ...

多谢

sprlove · 发表于 2023-5-8 17:29:04

danalog 发表于 2023-5-8 16:21
多谢

做个3ns delay的 veriloga 调用就可以做了

danalog · 发表于 2023-5-8 20:27:17

sprlove 发表于 2023-5-8 17:29
做个3ns delay的 veriloga 调用就可以做了

不会verilogA，这就去学

账号		自动登录	找回密码
密码			注册

[求助] cadence里面的重复单元怎么搭？