在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2351|回复: 5

[原创] sigma delta adc 3次信号谐波处有tone,求指导!

[复制链接]
发表于 2023-4-17 11:06:15 | 显示全部楼层 |阅读模式
100资产
各位大侠好,


新手做sigma delta adc,架构是单环二阶的结构CIFB,各个系数配比基本和sdbox里面的一致,在仿真的时候遇到了一个问题,就是跑monte carlo的时候对输出的码流做fft分析(没有加入数字滤波),结果经常会在输入信号的三次倍频处出现tone. 单独跑corner仿真没有发现类似的问题,只是在monte carlo 仿真中遇到。深入debug发现主要是第一级的积分器对这个tone的贡献最大;积分器的设计采用cascade amplifier + 连续mode的共模反馈结构,信号频率10kHz,调制频率25M;请问有哪位大侠遇到了和我类似的问题吗?请指教!谢谢!


                               
登录/注册后可看大图



发表于 2023-4-17 13:58:16 | 显示全部楼层
本帖最后由 standli 于 2023-4-17 14:00 编辑

前仿吧?时钟是理想时钟吗?仿真器是spectre吗?大概哪个工艺?
 楼主| 发表于 2023-4-17 17:42:10 | 显示全部楼层


standli 发表于 2023-4-17 13:58
前仿吧?时钟是理想时钟吗?仿真器是spectre吗?大概哪个工艺?


是的,前仿真,input是理想时钟,但是经过了level shifter和inverter,40nm的工艺,spectre仿真器
 楼主| 发表于 2023-7-25 11:11:55 | 显示全部楼层
找到部分原因
发表于 2023-8-8 20:20:33 | 显示全部楼层

您好,请问差分的sigma delta ADC测输出SNR可以只看单边吗?我感觉只看单边不准确,但是要怎么处理才能将差分信号的两个数据流进行相减操作得到差分输出信号呢?
发表于 2024-9-24 19:15:27 | 显示全部楼层
1、检查每一级积分器的输出是否建立完全(GBW小信号建立是否足够,以及SR大信号建立是否足够)。

2、每一级的采样电容都下极板都有可能超过电源轨,导致开关漏电,造成与运放输入端的电荷不守恒,非常影响线性度。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 03:02 , Processed in 0.032186 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表