在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1369|回复: 2

[求助] Design Compiler 2016 无法显示schematic

[复制链接]
发表于 2023-4-11 21:24:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟使用Design Compiler 2016打开verilog代码后,在左侧的logical hierarchy没有找到设计,没法选中然后create schematic。

在不知道什么操作后,create schematic按钮会有效,能显示出schematic,但左侧logical hierarchy还是显示不出设计,再次read verilog,create schematic按钮又会变黑。
请问可能是什么原因?
 楼主| 发表于 2023-4-11 21:58:33 | 显示全部楼层
在DC2018中可以正常显示。在2016中,我report timing后,左边才会显示design
发表于 2023-4-12 09:01:36 | 显示全部楼层
用DC2018吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-21 07:52 , Processed in 0.020310 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表