关于PEX提取参数中的xcell的用法

调皮捣蛋

我用PEX提取参数的时候，看帮助文档好像是说，Transistor Level会把晶体管里面的寄生参数给提取出来，Gate Level会把指定的晶体管当作一个黑匣子，不会提取晶体管寄生参数
现在我想以一个简单的反相器为例，我应该怎样验证这个说法呢？

然后我用Transistor Level跑了一次，下图显示了每根线上的寄生参数

然后我写了xcell加入到PEX仿真当中

并选择了Gate Level进行PEX，可是寄生参数个数并没有变化，请问这个xcell应该怎样正确使用？

莫名晴天

xcell里面加上-P试试

调皮捣蛋

莫名晴天 发表于 2023-3-31 15:39
xcell里面加上-P试试

                               
登录/注册后可看大图

请问是这样子加的不，加完之后还是提示：WARNING: Could not match any XCELL names against the file: .../xcell_mylist.
也就是匹配不到这些晶体管，可是我原理图上明明有这些管子的

调皮捣蛋

莫名晴天 发表于 2023-3-31 15:39
xcell里面加上-P试试

请问器件的layout-name和source-name从哪里可以分别看到

调皮捣蛋

解决了，
1，添加xcell的时候请务必添加hcell（可是我之前听的说法是hcell是做LVS用的，xcell才是做PEX用的，所以我一直在用xcell去试，没添加hcell，怎么试都是说Could not match any XCELL names against the file: .../xcell_mylist.，这样根本达不到我们想要的效果）
2，xcell写的格式是layout_name [source_name] -I（I是可选参数，具体的可选参数包含哪些以及对应的功能自己去calibre帮助文档下面查）
3，这个layout_name和source_name都要写成n11ll_ckt*这样的形式（n11ll_ckt是你工艺库里面的晶体管名字），那个*符号是通配符，不写成这样依然不能识别，因为你不知道PEX会在n11ll_ckt后面加一串什么奇奇怪怪的数字作为它的layout_name or source_name，这样你用n11ll_ckt这个名字是匹配不到晶体管的
给个示例吧，就按照前面反相器的例子
比如下面是我写的hcell和xcell

然后看两次提取的寄生参数

可以看到添加xcell之后，寄生参数明显变少了

xdf666

调皮捣蛋 发表于 2023-4-1 23:12
解决了，
1，添加xcell的时候请务必添加hcell（可是我之前听的说法是hcell是做LVS用的，xcell才是做PEX用 ...

请问hcell在哪里添加呢

tutufirst

调皮捣蛋 发表于 2023-4-1 23:12
解决了，
1，添加xcell的时候请务必添加hcell（可是我之前听的说法是hcell是做LVS用的，xcell才是做PEX用 ...

请问这个界面怎么出来的，如何显示寄生啊

tutufirst

tutufirst 发表于 2024-7-26 13:34
请问这个界面怎么出来的，如何显示寄生啊

找到啦

y_potato

请教大家一个问题，反提选择gate level，xcell中包含的器件，在反提时都屏蔽掉了寄生。那xcell中未包含的器件，在反提时，是transistor level？

xiaokk_88

y_potato 发表于 2024-9-18 15:09
请教大家一个问题，反提选择gate level，xcell中包含的器件，在反提时都屏蔽掉了寄生。那xcell中未包含的器 ...

应该是，我对比了一个 MOM 电容

1）transistor level 提取，xcell 中定义了这个 mom 器件；和 2）gate level 提取，但在 xcell 中不定义这个器件，两种方式提出来的寄生是一样的
都包含 mom 的正负两端之间的 cc，以及正负两端各自对地的 cc