在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1277|回复: 4

[求助] 关于K库,这个问题卡住我,请大家帮我看看

[复制链接]
发表于 2023-3-28 09:04:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

                               
登录/注册后可看大图



                               
登录/注册后可看大图

这是我的配置文件,说无法读网表, 我的网表是CDL导出,请路过的高手帮我解决一下
发表于 2023-3-28 09:35:54 | 显示全部楼层
1、gvim中gf这个.sp的路径看能不能跳转成功,先确保这个文件存在
2、ll ****.sp 查看文件状态,是否是可读文件,不是的话chmod -R 755 **.sp改变文件操作属性为可读可写
3、我看你把,sp文件和文件夹路径弄错了    netlist_dir后应该是文件夹    netlist_file才是文件路径,自己检查一下吧
 楼主| 发表于 2023-3-28 10:07:33 | 显示全部楼层


gtfei 发表于 2023-3-28 09:35
1、gvim中gf这个.sp的路径看能不能跳转成功,先确保这个文件存在
2、ll ****.sp 查看文件状态,是否是可读 ...


谢谢,祝您一切顺利
发表于 2023-3-28 16:59:36 | 显示全部楼层
楼主你好,请教一下你这个model_file有没有出现missing library entry name这个error。
 楼主| 发表于 2023-3-28 18:10:46 | 显示全部楼层


立华奏 发表于 2023-3-28 16:59
楼主你好,请教一下你这个model_file有没有出现missing library entry name这个error。 ...


Tue Mar 28 18:07:43 2023

                           Liberty NCX (TM)
                           Version G-2012.06-SP3
               Copyright (C) 2006-2012 Synopsys, Inc.
                          ALL RIGHTS RESERVED

This program is proprietary and confidential information of Synopsys, Inc
and may be used and disclosed only as authorized in a license agreement
controlling such use and disclosure.

Build date: Nov 19 2012 23:17:34

Local host: conch Linux (2.6.32-573.el6.x86_64) (x86_64 X 40)

reading /eda/synopsys/tetramax/../NCX2012/ncx/auxx/ncx.err...done

reading ncx_template.config...done
getting licenses for NCX 2012.06...
  FEATURE NCX v2029.2029 in FILE /eda/synopsys/sss_conch.dat on SERVER conch
done

Backup /home/yjx/project/proj_smic_smic18ee_sa/NCX/./TEST.lib
to /home/yjx/project/proj_smic_smic18ee_sa/NCX/./TEST.lib.bak


Rename and delete /home/yjx/project/proj_smic_smic18ee_sa/NCX/./my_work

Rename and delete /home/yjx/project/proj_smic_smic18ee_sa/NCX/sim_dir
real 0.00
user 0.00
sys 0.00
netlist_dir changed to /home/yjx/project/proj_smic_smic18ee_sa/NCX/my_work/netlists
Total: 1 cells in netlist file /home/yjx/project/proj_smic_smic18ee_sa/NCX/cdl/netlist.sp

Program configuration:
  Files/folders:
    output_library      : /home/yjx/project/proj_smic_smic18ee_sa/NCX/TEST.lib (user)
    output_library_compression: none
    log_file            : /home/yjx/project/proj_smic_smic18ee_sa/NCX/ncx.log (user)
    work_dir            : /home/yjx/project/proj_smic_smic18ee_sa/NCX/my_work (user)
  Flows:
    preanalysis_opt     : auto
    prechar             : false
    presens             : false
    timing              : false (user)
    power               : false
    noise               : false
    compact             : true
    templates           : true (user)
    ibis                : false
    auto_function       : false
    soi                 : false
    soi_mode            : false
  Simulation settings:
    simulator_exec      : /eda/synopsys/HSPICE2013/hspice/bin/hspice64 (user)
    simulator_type      : hspice
    enable_generic_simulator_interface: false
    spice_netlist_translator: /eda/synopsys/tetramax/../NCX2012/ncx/utils/third_party/translateHSPICE
    use_gsi_scripted_bisection: false
    model_file          : /share/foundry/SMIC/smic18ee_2P3M/models/hspice/e2r018_v1p8_eldo.mdl (user)
    netlist_file        : /home/yjx/project/proj_smic_smic18ee_sa/NCX/cdl/netlist.sp (user)
    nested_subckt       : false
    netlist_dir         : /home/yjx/project/proj_smic_smic18ee_sa/NCX/my_work/netlists (user)
    netlist_suffix      : .sp (user)
    simulation_dir      : /home/yjx/project/proj_smic_smic18ee_sa/NCX/sim_dir/lib
  Compute farm:
    queue_name          : normal
    farm_type           : nofarm (user)
    concurrent_ncx      : 1
    concurrent_ncx_farm_type: no_farm
    concurrent_ncx_queue_name: normal
    project_name        : NcxProj
    advanced_dp         : true
    bundle_size         : 50
    constraint_bundle_size: 50
    max_jobs            : 100
    max_job_time        : 600
    update_interval     : 30
    farm_retry_limit    : 3
    farm_retry_interval : 3
    backup_failed_sims  : false
  Output format control:
    precision           : 7
    only_active_cells_to_library: false
    failed_cells_to_library: false
    sensitization_to_library: false
    driver_waveform_to_library: true
    use_driver_waveform_from_library: true
    sort_output_library : false
  Program control:
    autofix             : true
    fix_nldm_timing     : delay
    cleanup             : 3
    reuse               : false
    test_simulator      : true
  Template usage options:
    input_template_dir  : /home/yjx/project/proj_smic_smic18ee_sa/NCX
    output_template_dir : /home/yjx/project/proj_smic_smic18ee_sa/NCX/my_work
    template_suffix     : .opt (user)
    timing_arcs_to_template: false
    sensitization_to_template: false
    arc_specs_to_template: true
    indexes_to_template : false
--- begin flow...

Tue Mar 28 18:07:44 2023
CDPL_HOME=/eda/synopsys/tetramax/../NCX2012/ncx/cdpl_runtime

Init Workers : 100
--- testing simulation setup...
using HSPICE -- H-2013.03 64-BIT (Feb 27 2013)
done

creating library TEST
Warning: no template file TEST.opt detected

Tue Mar 28 18:07:44 2023
--- generating sensitizations...
done

Tue Mar 28 18:07:44 2023
--- checking indices and signal levels...

Tue Mar 28 18:07:44 2023
--- merging library...done
...done

Tue Mar 28 18:07:44 2023
writing /home/yjx/project/proj_smic_smic18ee_sa/NCX/my_work/TEST.opt...done

Tue Mar 28 18:07:44 2023
--- deleting sensitization templates...done

Tue Mar 28 18:07:44 2023
--- extracting driver waveform ...done

Tue Mar 28 18:07:44 2023

Checking semantics...1...2...done
writing TEST to /home/yjx/project/proj_smic_smic18ee_sa/NCX/TEST.lib...
done

Tue Mar 28 18:07:44 2023
done

total program time         : 0.278 seconds (0.00 min.)


  Task Summary               Elapsed Time    Process         System CPU      Memory          Calls         
                             Time (s)        CPU (s)         CPU (s)         Allocated                     
  ====================================================================================================
  data load                : 0.278           0.041           0.025           47.000 Mb       1 call         
  model preprocess         : 0.000           0.000           0.000           47.000 Mb       1 call         
  sensitization            : 0.000           0.000           0.000           47.000 Mb       1 call         
  index check              : 0.000           0.000           0.000           47.000 Mb       1 call         
  output write             : 0.000           0.000           0.000           47.000 Mb       1 call         



Release workers...


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 22:02 , Processed in 0.037816 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表