在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: 调皮捣蛋

[求助] veriloga能读文件吗?

[复制链接]
 楼主| 发表于 2024-1-21 21:33:43 | 显示全部楼层


ericking0 发表于 2023-11-26 13:25
应该没有,va和v的块看起来一样,但是本质还是不一样的,
v里面的事件变压是非常确定的,所以不同的alway ...


大佬,请问veriloga里边的@(timer())函数你有用过吗?它的意义貌似是在指定的时间点执行里面的语句,我用这个函数的时候报错
WRONG_DIFF_OFFSETInternalError: generating control quantities
你知道这是什么问题吗?这个错误是spectre仿真时候的错误,编译时候没有错
1705843109970.jpg 1705843212247.jpg
发表于 2024-1-26 08:28:46 | 显示全部楼层


调皮捣蛋 发表于 2024-1-21 21:33
大佬,请问veriloga里边的@(timer())函数你有用过吗?它的意义貌似是在指定的时间点执行里面的语句,我用 ...


我没碰到过你的这个问题;
但是va里面的timer这些个东西很多都是和仿真步长之类有关的;
对于小延迟这类东西,我更倾向于用我之前帖子里面的增加一个electrical的方式来实现;稳妥一点;


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-14 20:11 , Processed in 0.014958 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表