在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3785|回复: 17

Self-Calibration Of Digital Phase-Locked Loops

[复制链接]
发表于 2008-1-15 23:03:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Self-Calibration Of Digital Phase-Locked Loops

Self-Calibration Of Digital Phase-Locked Loops.pdf

321.31 KB, 下载次数: 129 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-1-6 14:34:49 | 显示全部楼层
没人回复,不会有炸吧
发表于 2009-1-7 11:08:29 | 显示全部楼层
kanka n thanks
发表于 2009-1-7 11:20:21 | 显示全部楼层
IEEE的PAPER,不过谈到了JITTER问题 ,还不错
发表于 2009-1-7 17:53:39 | 显示全部楼层
没有看全文,看了下摘要和总结,感觉有点文不对题。
首先根本就不是digital PLL,而是CPPLL.
而且文章重点讲的是如何measure PLL的jitter transfer function,不是self-calibration。
发表于 2009-8-25 01:18:34 | 显示全部楼层
Delay Locked Loop
发表于 2009-9-8 13:40:49 | 显示全部楼层
Self-timed interface for 跨时域设计
发表于 2009-9-8 13:42:00 | 显示全部楼层
Self-timed interface for 跨时域设计
发表于 2009-9-8 13:43:53 | 显示全部楼层
Self-timed interface for 跨时域设计
发表于 2009-9-8 13:53:19 | 显示全部楼层
美国的用DDR SDRAM实现FIFO的专利文献
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-14 23:10 , Processed in 0.024061 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表