Liberate MX如何控制partitioning

why222

求助求助，软件是使用的liberate151+spectre；

在表征memory的时候，软件开始进行partitioning，而这个memory中的一些输入pin连接的cell不能被正确分区，导致在表征input cap时少了这些pin，最终输出的.lib中没有这些输入pin的input cap值；如果将这些输入pin连接的cell换成普通的与非门，反相器的组合（逻辑不变），就能正常的输出这个pin的input cap；


请问有前辈遇到过这种问题吗？这个liberate_mx有啥办法不让他partitioing呢，设置过-greybox 1还是不行。
或者有没有什么设置可以让软件在partitioing的时候穿过这个cell ???

why222

使用以下设置够帮助到static partition的结果
set_vdd -virtual A 1
set_vdd -virtual B 0
set_var mx_find_virtual _rails 1

shantushuiyan

why222 发表于 2023-3-15 17:51
使用以下设置够帮助到static partition的结果
set_vdd -virtual A 1
set_vdd -virtual B 0

为什么要设置成virtual power呢？

ic小新

解决了嘛楼主，我的liberate_mx 报了一堆warning：
（MX-warning）- ring model ： input ADR[0] seems disconnected and unobservable. No pincap/ccsn char. data will be available for this pin.
所有的input pin都报了这个warning。

                               
登录/注册后可看大图

其次我发现生成的lib里与原始的lib比较，产生的lib里，default_input_pin_cap是0.005，而原始的lib为1.000
这个值是怎么来的，能设置嘛，谢谢哥们

why222

ic小新 发表于 2025-4-17 18:08
解决了嘛楼主，我的liberate_mx 报了一堆warning：
（MX-warning）- ring model ： input ADR[0] seems dis ...

这个warning我也遇到了，我觉得是因为在仿真初始条件下，软件认为这个pin和内部是断开的，所以仿真不了电容。我那个例子是输入有个三态门，在初始状态下三态门没有使能，所以我用set_vdd -virtual A 1设置某些节点的初始电压，让三态门en=1，然后就没报这个warning了，但是会有其他问题。





default_input_pin_cap是DC或者apr工具计算timing的时候使用的一个默认值，比如说有个输入接口，你在SDC文件里面没有约束这个接口的输入电容，软件应该会用lib里面的这个默认值。具体这个值怎么来的我也不清楚