ESD power clamp设计问题

选手实力非凡 · 发表于 2023-3-2 14:36:30

您需要登录才可以下载或查看，没有账号？注册

×

使用SMIC 130nm CMOS工艺进行设计，里面电压最大只有2.5V的管子，但是VDD要用到5V，请问有什么文献或者资料中提到如何用2.5V的管子设计power clamp能用到5V的电源吗？

dongmou · 发表于 2023-3-2 15:43:02

叠管子

选手实力非凡 · 发表于 2023-3-2 16:41:00

dongmou 发表于 2023-3-2 15:43
叠管子

感谢，已经找到相关的资料了

tang66521 · 发表于 2023-3-2 17:07:25

选手实力非凡发表于 2023-3-2 16:41
感谢，已经找到相关的资料了

什么资料，能发出来看看嘛

选手实力非凡 · 发表于 2023-3-2 17:25:23

堆叠power clamp:

Enhanced_ESD_power_clamp_for_antenna_switch_controller_with_SOI_CMOS_technology.pdf (348.51 KB , 下载次数: 61 )

213kkw · 发表于 2023-3-3 08:58:07

stack ESD ，
ESD guide里面应该有写

student321 · 发表于 2023-3-3 20:29:00

ksandkdsfs

账号		自动登录	找回密码
密码			注册

[求助] ESD power clamp设计问题