clock buffer是cmos工艺的吗？

orientview

具体的硬件电路是个什么样子的呢？


怎么找不到论文或者相关的书籍呢？

黄17141213013

就是反相器

orientview

   

黄17141213013 发表于 2023-2-25 10:40
就是反相器

那，low noise clock buffer，又是什么呢？

黄17141213013

   

orientview 发表于 2023-2-25 14:27
那，low noise clock buffer，又是什么呢？

字面的意思，低噪声时钟buffer

orientview

   

黄17141213013 发表于 2023-2-27 10:08
字面的意思，低噪声时钟buffer

就是反相器？为什么要强调low noise呢？low noise是怎么实现的呢？

黄17141213013

   

orientview 发表于 2023-2-27 10:09
就是反相器？为什么要强调low noise呢？low noise是怎么实现的呢？

PLL里对噪声指标要求很高，这个在电路设计和版图里都有特殊的处理

orientview

   

黄17141213013 发表于 2023-2-27 11:25
PLL里对噪声指标要求很高，这个在电路设计和版图里都有特殊的处理

谢谢。我就是想知道，在电路设计和版图里都是怎么特殊处理的？


如果原理上只是一个反相器，不知道具体实现的时候，是如何特殊处理的。

黄17141213013

   

orientview 发表于 2023-2-27 12:15
谢谢。我就是想知道，在电路设计和版图里都是怎么特殊处理的？

我是搞版图的，在版图里可以给去耦电容的接触做到低阻抗。电路设计的时候一般会用DNW的MOS管，来抵抗噪声。

orientview

   

黄17141213013 发表于 2023-2-27 16:38
我是搞版图的，在版图里可以给去耦电容的接触做到低阻抗。电路设计的时候一般会用DNW的MOS管，来抵抗噪声 ...

谢谢。

给去耦电容的接触做到低阻抗。。。这是什么意思啊？


什么叫“接触”？

又是怎么做到低阻抗的呢？

黄17141213013

   

orientview 发表于 2023-2-27 16:42
谢谢。

给去耦电容的接触做到低阻抗。。。这是什么意思啊？

就是多打孔