在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 958|回复: 5

[求助] 请教一下,怎么减小CMOS运算放大器的输入偏置电流?

[复制链接]
发表于 2023-2-22 11:12:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一下,怎么减小CMOS运算放大器的输入偏置电流?
发表于 2023-2-22 12:18:43 来自手机 | 显示全部楼层
具体的目标是? 比如只注重增益不考虑带宽等等等等
发表于 2023-2-22 14:18:13 | 显示全部楼层
看不懂想问什么
发表于 2023-2-22 22:34:55 | 显示全部楼层
CMOS运放有输入斩波的时候才用输入电流应该,那就和斩波频率,输入寄生电容等相关了
发表于 2023-2-23 02:04:11 | 显示全部楼层
啊?
 楼主| 发表于 2023-3-3 16:29:37 来自手机 | 显示全部楼层
CMOS运放的偏置电流,主要是跟输入对管处的ESD电路有关,应该采用什么样的ESD电路来减小偏置电流呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 17:41 , Processed in 0.022261 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表